在线精品亚洲,又大又粗又爽的三级小视频,91吃瓜

英特爾首次展示基于Intel 18A制程的非x86 SoC

8月15日消息，據(jù)外媒wccftech報道，處理器大廠英特爾（Intel）近日在現(xiàn)場展示中，首次公開了基于Intel 18A制程的非x86構(gòu)架的SoC參考設(shè)計，宣示該制程節(jié)點將不再局限于自家處理器，未來將支持Arm與RISC-V 構(gòu)架，意圖擴展至其他類型的芯片設(shè)計代工市場。報道稱，英特爾展示的這款參考SoC 采用7個核心的混合構(gòu)架（性能型、優(yōu)化型與高效型），并整合來自第三方的PCIe IP與控制器IP，現(xiàn)場可以順利執(zhí)行3D 游戲、動畫制作與4K 串流播放等多項工作負載。同時，英特爾也宣布開發(fā)工具VTune Profiler 已優(yōu)化支持非x86 SoC，以提升CPU 資源利用效率。

發(fā)表于：8/15/2025

一文看懂CPU為什么做成方形的

不管臺式機，筆記本，還是手機，我們會發(fā)現(xiàn)里面的CPU都是方形（矩形）的，而且毫無例外的是，顯卡的核心，內(nèi)存的顆粒，SSD的閃存顆粒也都是方形的，那為什么大家都這么默契選擇了方形，而不是三角形或者六邊形呢？

發(fā)表于：8/15/2025

格芯完成對芯片IP企業(yè)MIPS收購

8 月 15 日消息，格芯 GlobalFoundries (GF) 美國紐約州當?shù)貢r間 14 日宣布已完成對 AI 和處理器 IP 供應(yīng)商 MIPS 的收購。MIPS 預計將繼續(xù)作為 GF 的獨立業(yè)務(wù)運營，保持其許可模式。

發(fā)表于：8/15/2025

國內(nèi)最大12英寸硅片廠西安奕材科創(chuàng)板IPO過會

8月14日晚間，根據(jù)上海證券交易所官網(wǎng)信息顯示，西安奕斯偉材料科技股份有限公司（以下簡稱"西安奕材"）科創(chuàng)板IPO申請成功獲得通過。

發(fā)表于：8/15/2025

日本電子特氣大廠火災影響半導體供應(yīng)鏈

當?shù)貢r間8月12日，關(guān)東電化工業(yè)株式會社（Kanto Denka Kogyo Co.，Ltd.）發(fā)布公告稱，今年8月7日凌晨 4 時 40 分，其位于日本群馬縣澀川市的三氟化氮生產(chǎn)設(shè)施發(fā)生嚴重火災，造成一名工人死亡，另一名工人受傷。火勢于當日上午8時45分被完全撲滅。

發(fā)表于：8/15/2025

探索分布式仿真方法加速Chiplet系統(tǒng)級驗證

隨著人工智能（AI）和高性能計算領(lǐng)域?qū)π酒懔π枨蟮脑鲩L，Chiplet方案正日益受到行業(yè)重視。然而Multi-Die系統(tǒng)復雜性和規(guī)模的擴大導致仿真消耗服務(wù)器資源大、驗證交付周期延長等。為解決這些問題，分析了傳統(tǒng)的三步法和Socket驗證方法，重點探索了Cadence分布式仿真方案，基于某實際Chiplet項目將系統(tǒng)級仿真任務(wù)分解成多個子Die并行執(zhí)行的仿真實例，從服務(wù)器內(nèi)存、跨服務(wù)器通信延遲、同步時間精準調(diào)控、信號連接開始時間及信號連接數(shù)量等多個方面探索了分布式仿真提效的措施，實現(xiàn)了超大規(guī)模Chiplet系統(tǒng)級RTL仿真和回歸效率提升。

發(fā)表于：8/14/2025

XR芯片系統(tǒng)的EMU全場景AVIP快速迭代驗證方案

隨著XR領(lǐng)域的不斷發(fā)展，市場對全功能和更高性能的復雜XR芯片系統(tǒng)需求越來越強烈。需求傳導到芯片設(shè)計環(huán)節(jié)，呈現(xiàn)出芯片規(guī)模和復雜度增加的態(tài)勢，給芯片驗證收斂帶來的挑戰(zhàn)也同時不斷增大。如何在投片前做到關(guān)鍵指標驗證收斂，是每個芯片工程師和項目經(jīng)理面對的難題。在XR芯片研發(fā)領(lǐng)域，為了解決這一難題，提出EMU全場景AVIP快速迭代驗證方案，其中EMU設(shè)備采用Cadence Palladium Z2，AVIP在Cadence VIP的基礎(chǔ)上，適配Palladium Z2 EMU環(huán)境，對接PCIe、MIPI、USB、UART等不同接口，并滿足仿真加速、數(shù)據(jù)比對等需求。通過在XR芯片系統(tǒng)中EMU全場景AVIP快速迭代驗證方案的應(yīng)用，有效提升驗證收斂效率，為芯片的成功交付做到了有力支撐。

發(fā)表于：8/14/2025

基于Cadence軟件平臺的分布式電源噪聲仿真方法研究

為了縮短采用PowerSI提取電源S參數(shù)的建模時間，提高芯片內(nèi)部功能模塊電源仿真的精度，進一步識別敏感區(qū)域電源噪聲，引入了一種基于封裝電源的分布式建模及電源噪聲實測點確定方法。用該方法研究了系統(tǒng)處理芯片內(nèi)部功能模塊的電源仿真，發(fā)現(xiàn)在時域電源仿真的噪聲中，同一數(shù)據(jù)流流經(jīng)功能近似的電源模塊產(chǎn)生的電源噪聲存在相似性。在此基礎(chǔ)上，建立電源分布式模型，將功能近似的電源模塊進行分組，并將分組后的封裝電源S 參數(shù)模型和die內(nèi)RC模型融入到電源時域噪聲仿真中，然后根據(jù)仿真結(jié)果確定封裝bump處敏感區(qū)域噪聲實測點的位置。通過仿測對比發(fā)現(xiàn)，在噪聲頻域主頻點對齊的條件下，噪聲時域的仿測誤差小于6%，驗證了所提分布式仿真方法的有效性。

發(fā)表于：8/14/2025

基于Innovus COD的高效時鐘樹綜合方法及應(yīng)用

基于Cadence Innovus 時鐘樹綜合與優(yōu)化引擎COD，提出了一種對于spec文件優(yōu)化精簡的方案（auto_spec flow），該方案省去了工具自動生成的spec中冗余的內(nèi)容，并根據(jù)各命令類型進行重新排序，方便用戶進行spec文件的閱讀與管理。此外auto_spec flow還考慮了時鐘樹綜合中常見的問題，如DFT時鐘對功能時鐘的影響，以及generated_clock對主時鐘的影響，分別添加了DFT時鐘處理腳本，以及generated_clock自動識別處理功能。實驗結(jié)果表明，auto_spec flow能夠有效地提升工作效率，縮短時鐘latency，提升時鐘質(zhì)量，并對芯片PPA的提升具有重要意義。

發(fā)表于：8/14/2025

SpaceX展示第三代星艦

8 月 14 日消息，SpaceX 公布了其未來星艦超重型助推器的新型格柵翼設(shè)計。星艦是目前正在開發(fā)的全球最大火箭，也是唯一一款被設(shè)計為能夠被發(fā)射塔捕獲的運載工具。SpaceX 表示，這些新型格柵翼將應(yīng)用于下一代超重型助推器，并進行了多項升級以提升火箭性能。

發(fā)表于：8/14/2025

屹唐起訴美國半導體設(shè)備巨頭應(yīng)用材料

8月13日消息，今日晚間國內(nèi)的半導體設(shè)備廠商屹唐股份發(fā)布公告，公司已向北京知識產(chǎn)權(quán)法院提起訴訟，目前案件已受理，尚未開庭審理訴訟的主要原因是應(yīng)用材料公司（AMAT）非法獲取并使用了公司的等離子體源及晶圓表面處理相關(guān)的核心技術(shù)秘密，并在中國境內(nèi)以申請專利的方式披露了該技術(shù)秘密，構(gòu)成侵犯商業(yè)秘密。

發(fā)表于：8/14/2025

全國首臺國產(chǎn)商業(yè)電子束光刻機已進入應(yīng)用測試

全國首臺國產(chǎn)商業(yè)電子束光刻機“羲之”在杭州進入應(yīng)用測試，其精度比肩國際主流設(shè)備，標志著量子芯片研發(fā)有了“中國刻刀”； “羲之”通過高能電子束在硅基上“手寫”電路，精度達到0.6nm，線寬8nm，可靈活修改設(shè)計無須掩膜版，特別適合芯片研發(fā)初期的反復調(diào)試。

發(fā)表于：8/14/2025

消息稱三星在美特斯拉專供2nm生產(chǎn)線2026H2投運

8 月 13 日消息，韓媒 the bell 當?shù)貢r間 12 日援引業(yè)界消息報道稱，三星電子在美國得克薩斯州泰勒市建設(shè)的“特斯拉專供”2nm 先進制程晶圓代工生產(chǎn)線將于 2026 年下半年正式投運，初期產(chǎn)量預計落在每月 1~1.5 萬片 12 英寸晶圓水平。

發(fā)表于：8/14/2025

Voltus Insight AI 在高性能CPU核物理實現(xiàn)上的全流程應(yīng)用

隨著高性能計算芯片設(shè)計向先進工藝節(jié)點演進，芯片集成度的飛躍式增長使得晶體管密度突破每平方毫米數(shù)億門級，導致電源分配網(wǎng)絡(luò)（PDN）的金屬線寬持續(xù)收窄，通孔電阻呈非線性上升，加上高密度邏輯單元在吉赫茲級時鐘頻率下的同步翻轉(zhuǎn)行為，顯著加劇了電壓降（IR Drop）風險。基于Cadence Voltus Insight AI feature，提出了一種針對高性能CPU核的物理實現(xiàn)的全流程電壓降優(yōu)化方案，通過整合AI驅(qū)動的IR感知布局（IR-Aware Placement）、電源網(wǎng)絡(luò)加強（reinforce_pg）及Watch Box修復技術(shù)，能夠動態(tài)預測電源網(wǎng)格的電流分布熱點，對高功耗邏輯單元進行擺放優(yōu)化，實現(xiàn)IR 熱點區(qū)域的提前預防和高效修復。結(jié)果表明，在相同條件下，不僅能節(jié)約時間，提高效率，電壓降修復率也從過去的66%顯著提升至96%，同時避免了時序（Timing）與設(shè)計規(guī)則（DRC）的惡化。

發(fā)表于：8/13/2025

Virtuoso Schematic Migration在模擬電路遷移中的應(yīng)用

設(shè)計在不同工藝節(jié)點之間的遷移是每位IC設(shè)計師都非常關(guān)注的熱點問題。為了幫助IC設(shè)計師解決這一問題，Cadence攜手全球各大晶圓代工廠，開發(fā)出新的技術(shù)，以高效地將電路圖遷移到新的節(jié)點，并使用更新的分析工具來確保獲得最佳結(jié)果。Virtuoso Schematic Migration（VSM）是Virtuoso Studio IC23.1中基于Schematic XL的一個先進的電路遷移平臺。可以幫助工程師快速地將自己的設(shè)計在不同工藝間進行遷移，以大幅度縮減電路設(shè)計周期，提高研發(fā)效率。該工具不僅支持多個library之前的協(xié)同遷移，同時也支持電路頂層的hierarchy遷移，在不同晶圓廠商工藝間遷移時也能自動解決器件pin錯位的問題。

發(fā)表于：8/13/2025