XR芯片系統(tǒng)的EMU全場景AVIP快速迭代驗證方案
電子技術(shù)應(yīng)用
袁晉1，曾紀(jì)國1，董昊宸2
1.萬有引力（寧波）電子科技有限公司；2.上海楷登電子科技有限公司
摘要： 隨著XR領(lǐng)域的不斷發(fā)展，市場對全功能和更高性能的復(fù)雜XR芯片系統(tǒng)需求越來越強烈。需求傳導(dǎo)到芯片設(shè)計環(huán)節(jié)，呈現(xiàn)出芯片規(guī)模和復(fù)雜度增加的態(tài)勢，給芯片驗證收斂帶來的挑戰(zhàn)也同時不斷增大。如何在投片前做到關(guān)鍵指標(biāo)驗證收斂，是每個芯片工程師和項目經(jīng)理面對的難題。在XR芯片研發(fā)領(lǐng)域，為了解決這一難題，提出EMU全場景AVIP快速迭代驗證方案，其中EMU設(shè)備采用Cadence Palladium Z2，AVIP在Cadence VIP的基礎(chǔ)上，適配Palladium Z2 EMU環(huán)境，對接PCIe、MIPI、USB、UART等不同接口，并滿足仿真加速、數(shù)據(jù)比對等需求。通過在XR芯片系統(tǒng)中EMU全場景AVIP快速迭代驗證方案的應(yīng)用，有效提升驗證收斂效率，為芯片的成功交付做到了有力支撐。
中圖分類號：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.250806
中文引用格式： 袁晉，曾紀(jì)國，董昊宸. XR芯片系統(tǒng)的EMU全場景AVIP快速迭代驗證方案[J]. 電子技術(shù)應(yīng)用，2025，51(8)：31-34.
英文引用格式： Yuan Jin，Zeng Jiguo，Dong Haochen. EMU full-scenario AVIP rapid iteration verification solution for XR chip systems[J]. Application of Electronic Technique，2025，51(8)：31-34.
中文引用格式： 袁晉，曾紀(jì)國，董昊宸. XR芯片系統(tǒng)的EMU全場景AVIP快速迭代驗證方案[J]. 電子技術(shù)應(yīng)用，2025，51(8)：31-34.
英文引用格式： Yuan Jin，Zeng Jiguo，Dong Haochen. EMU full-scenario AVIP rapid iteration verification solution for XR chip systems[J]. Application of Electronic Technique，2025，51(8)：31-34.
EMU full-scenario AVIP rapid iteration verification solution for XR chip systems
Yuan Jin1，Zeng Jiguo1，Dong Haochen2
1.Gravity （Ningbo） Electronics Technology Co.， Ltd.；2.Cadence Design System Inc.
Abstract： With the continuous development of the XR field, the demand for fully functional and highly complex XR chip systems is increasing. The growing scale and complexity of chips pose significant challenges to verification convergence. How to achieve convergence of key verification metrics before tape-out has become a critical challenge for verification engineers and project managers. To address this, an EMU full-scenario AVIP rapid iteration verification solution is proposed. The EMU platform adopts Cadence Palladium Z2, where AVIP adapts to the Palladium Z2 EMU environment based on Cadence VIP. It interfaces with protocols such as PCIe, MIPI, USB, and UART, while meeting requirements for simulation acceleration, data comparison and others. By applying this solution to XR chip systems, verification convergence efficiency is effectively improved, providing robust support for tape-out decisions
Key words : chip verification；EMU；simulation acceleration；AVIP
引言
隨著XR領(lǐng)域?qū)Ω邎D像性能、低功耗芯片系統(tǒng)的需求越來越強烈，研發(fā)復(fù)雜XR芯片系統(tǒng)的挑戰(zhàn)也越來越大。為了在保證質(zhì)量的同時盡可能提高芯片驗證效率，仿真加速器技術(shù)的應(yīng)用是必不可少的選項。Cadence Palladium Z2仿真加速器的應(yīng)用，在盡可能保證RTL不裁剪的情況下，創(chuàng)造性地通過VIP為基礎(chǔ)開發(fā)的AVIP（Accelerated Verification IP）應(yīng)用，保障芯片驗證質(zhì)量和提升驗證效率的同時，節(jié)省外部對接硬件實體資源，是應(yīng)對XR芯片系統(tǒng)復(fù)雜度提升和交付周期縮短帶來挑戰(zhàn)的重要方法。
本文詳細(xì)內(nèi)容請下載：
http://www.shi-ke.cn/resource/share/2000006625
作者信息：
袁晉1，曾紀(jì)國1，董昊宸2
（1.萬有引力（寧波）電子科技有限公司，浙江 寧波 315200；
2.上海楷登電子科技有限公司，上海 200120）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。