基于FPGA的晶圓級芯片封裝圖像序列配準方法的設計與實現*
電子技術應用
方俊杰，吳澤一，黃煜蕭，任青松，王賡
上海交通大學 軟件學院，上海 200240
摘要： 針對未切割晶圓進行封裝后的晶圓級芯片封裝（WLCSP），12英寸晶圓以1 μm物理分辨率進行自動光學檢測（AOI）面臨大幅面、高質量成像和成像速度的技術挑戰。晶圓全局圖像需由多幅掃描生成的局部圖像序列拼接而成，為實現圖像序列的高質量、高速配準，在FPGA中采用OpenCL實現相位相關法進行四鄰域棋盤配準。首先在構建二維FFT和互功率譜函數內核的基礎上，采用雙端口緩存和行緩存的設備全局內存對計算過程的頻譜數據進行復用并應用內核通道級聯提高配準速度，基于最小生成樹優化配準結果降低全局圖像坐標計算的累積誤差，并經實際掃描圖像驗證配準算法及加速性能。
關鍵詞：晶圓級芯片封裝；圖像配準；FPGA；OpenCL
中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.234273
中文引用格式： 方俊杰，吳澤一，黃煜蕭，等. 基于FPGA的晶圓級芯片封裝圖像序列配準方法的設計與實現[J]. 電子技術應用，2023，49(12)：90-97.
英文引用格式： Fang Junjie，Wu Zeyi，Huang Yuxiao，et al. Method of image sequence registration for wafer level chip scale packaging based on FPGA[J]. Application of Electronic Technique，2023，49(12)：90-97.
中文引用格式： 方俊杰，吳澤一，黃煜蕭，等. 基于FPGA的晶圓級芯片封裝圖像序列配準方法的設計與實現[J]. 電子技術應用，2023，49(12)：90-97.
英文引用格式： Fang Junjie，Wu Zeyi，Huang Yuxiao，et al. Method of image sequence registration for wafer level chip scale packaging based on FPGA[J]. Application of Electronic Technique，2023，49(12)：90-97.
Method of image sequence registration for wafer level chip scale packaging based on FPGA
Fang Junjie，Wu Zeyi，Huang Yuxiao，Ren Qingsong，Wang Geng
School of Software， Shanghai Jiao Tong University， Shanghai 200240， China
Abstract： The Wafer Level Chip Scale Packaging (WLCSP) of chips on 12-inch wafers without dicing poses significant technological challenges for automatic optical inspection (AOI) in terms of high-quality imaging and imaging speed. To achieve high-quality and high-speed registration of the image sequence, a local image sequence generated by multiple scans needs to be stitched together to form a global image of the wafer. To this end, a phase correlation method based on the four-neighborhood checkerboard registration is implemented using OpenCL in an FPGA to address the challenge. Initially, a two-dimensional Fast Fourier Transform (FFT) and cross-power spectrum function kernel are constructed. Then, dual-port and row-buffered device global memory are employed to reuse the computed spectral data and to apply kernel channel cascading to enhance the registration speed. Finally, the registration result is optimized using a minimum spanning tree algorithm to reduce the cumulative error of global image coordinate calculation. The proposed registration algorithm and its accelerated performance are verified using actual scanned images.
Key words : wafer level chip scale package；image registration；FPGA；OpenCL
0 引言
晶圓級芯片封裝（Wafer Level Chip Scale Packaging, WLCSP）是一種對尚未切割的整片晶圓進行封裝的先進封裝技術，該技術生產工序中僅切割合格的芯片顆粒到后續制造工序中[1]。工業制造中使用自動光學檢測（Automatic Optical Inspection, AOI）技術對晶圓級芯片封裝的整片晶圓表面進行缺陷檢測，過程中需獲取整片晶圓表面圖像，需要高效的圖像生成與拼接技術支持。
針對12英寸WLCSP的整片晶圓，以1 m物理分辨率精度獲取晶圓表面圖像，其圖像具有幅面大、精度高的特點，整體像素數量可達1011，存在圖像生成空間占用大、圖像序列鄰接關系復雜、整體算法計算量大的問題與挑戰。
掃描生成的局部圖像拼接前需進行配準以確定各相鄰圖像間的位置關系，圖像配準主要有基于頻域、基于灰度圖像及基于特征匹配的方法。對于圖像序列，一維或二維排列的場景均存在，上交大潘昕對機器人移動采集的大視差鋼卷一維圖像序列進行帶尺度約束的特征匹配并拼接得到鋼卷倉庫全局圖像[2]；德國英飛凌Singla等人對掃描電子顯微鏡采集的晶圓二維圖像序列結合三種配準方法進行局部配準，并利用最大似然估計的方法在拼接過程中最小化全局誤差，從而得到納米尺度晶圓表面結構幾何布局[3]。
本文詳細內容請下載：http://www.shi-ke.cn/resource/share/2000005812
作者信息：
方俊杰，吳澤一，黃煜蕭，任青松，王賡
（上海交通大學 軟件學院，上海 200240）
此內容為AET網站原創，未經授權禁止轉載。