2021年6月9日，Cadence新一代硬件驗證產品發布會在京舉辦。最新發布的Palladium Z2企業級硬件仿真加速系統和Protium X2企業級原型驗證系統基于下一代硬件仿真核心處理器和Xilinx UltraScale+ VU19P FPGA，這一全新的系統為當前數十億門規模的片上系統（SoC）設計提供最佳的硅前硬件糾錯效率和最高的軟件調試吞吐率。
作為一家做EDA軟件起家的公司，Cadence一直以來的核心競爭力是做計算型軟件。不過隨著行業的持續發展，Cadence意識到客戶的需求遠超公司原先的設定，進入到一個新的領域，即——“系統”。目前，Cadence的整體戰略思維就集中在智能系統設計上。
為了加速設計周期、提升算力、增強軟硬件協同，Cadence提出了兩個思路：第一，通過硬件的方式加速仿真；第二，引用原型驗證的方法?；诖?，Cadence推出了Palladium Z2和Protium X2系統動力雙劍（dynamic duo），即Palladium? Z2企業級硬件仿真加速系統以及Protium? X2企業級原型驗證系統。對比2015年推出的第一代，此次全新的系統動力雙劍組合基于下一代定制化的硬件仿真核心處理器和Xilinx UltraScale+ VU19P FPGA，將容量提高2倍，性能提高1.5倍。以更少的時間為大規模芯片驗證完成更多次數的迭代。
在AMD全球院士、方法學架構師Alex Starr看來，系統動力雙劍加速了芯片開發流程并優化了AMD的左移戰略，這是AMD成功的重要成果之一。Xilinx關鍵應用市場資深總監Hanneke Krekels也認為，系統動力雙劍的應用可以讓軟件工程師將寶貴的時間用于設計驗證和軟件開發，而非耗時的原型驗證初啟。
在正確的時間和使用場景中使用正確的工具
“為什么Cadence用于仿真驗證有兩個硬件產品呢？事實上在項目的不同時間節點所使用的工具是不一樣的。在前期RTL驗證、功耗分析這段時間，會使用仿真加速的方式，當80%、90%的設計都已成熟的時候，軟件團隊開始介入，就會慢慢將設計遷移到原型驗證平臺，直到最后芯片Tape Out。這種流程會讓流片成功率大大提升?！?Cadence亞太區系統解決方案資深總監張永專先生表示。
Cadence亞太區系統解決方案資深總監 張永專先生
Cadence在新一代產品上做了哪些升級？
制程
第一個升級是在Palladium Z2的制程上。“我們在制程上有一些新的進展。”張永專說道，“簡單來說就是未來我們的仿真器可以做到幾乎跟軟件仿真是一樣的功能。我們做了一些特殊的設計，可以讓原來的硬件仿真，我們叫2 State，0跟1之外，可以加入叫4 State，這個是一個非常先進的一個做法，能夠讓系統兼容效率更好一點?！?/p>
FPGA
第二個突破點則是在Protium的FPGA上。據悉，Protium X1使用的是Xilinx UltraScale440，而新一代則應用了VU-19P。這使得單克容量變大，同時效能也有顯著提升。“我們在整個跟主機的接連這部分，接口做了一些很大的改進，可以跟Palladium Z2這個硬件加速兼容，也就是說在硬件加速可以跑這樣的一個設計，很快也可以遷移到Protium來。”張永專講到，“所以想象一下，以后軟件仿真，硬件加速，原型驗證，未來可能合成一體，Compile完全是同一個平臺?！?/p>
系統動力雙劍，因何獨霸一方？
快
據張永專介紹，Palladium Z2是目前全世界業界里編譯速度最快的，能夠達到數十個Billion Gate?！拔铱梢栽谑畟€小時內就拿到Compile。”張永專說道，“早上去上班，晚上下班之前就可以拿到，每兩個小時可以Compile 250 Million Gate?！?/p>
全面的糾錯（Debug）功能
Debug的能力實際上取決于兩方面，一個是可觀測性（Visibility），另外一個就是可控制性。與基于FPGA的仿真器有所不同，基于處理器的仿真器的優勢就在于Debug。Palladium Z2在設計上較為特殊，不同于商用處理器，Palladium Z2使用的是Cadence全新的自定制處理器，因此具有強大的Debug功能?！爱斈愕脑O計進到Palladium這個機器之后，我們的編譯器會把你的設計，再將我的排程工具轉化成我的指令級，放到我這里來執行，所以我一Compile，馬上就可以運行，不需要Place & Route。當你的Design放到我的Palladium里面的時候，所有的訊號我都看得到，所以準確率是100%。”張永專介紹到。
不需要重新編譯
當想要在Debug過程當中觸發一些條件來偵錯（即：Trigger Condition）時，不需要重新編譯。這一點就意味著可以通過快速迭代的方式，讓設計收驗，達到較好的質量。
可快速遷移
Palladium可以快速遷移到Protium，可能在幾天之內就可以達到原型驗證的平臺。這項工作以往是需要投入很大的時間成本和人力成本才可實現的。
為10億門芯片設計提供最優的硅前驗證表現
據介紹，Protium的速度是Palladium的3-5倍。在Arm公司設計服務資深總監Tran Nguyen看來，系統動力雙劍的使用使Arm在最新設計上實現了超過50%的性能提升和2倍的容量增加，為其提供了驗證下一代IP和產品所需的強大的硅前驗證能力。
應用層面廣闊
“Protium也提供了所謂的In-circuit Emulation, Virtualization（虛擬原型）, Memory Model?！睆堄缹Ｕf道，“意味著你可以用實體的卡在上面跑，比方說PCIe，或者是虛擬的PCIe在上面跑，再或者虛擬的模型都可以。所以應用的層面非常廣?！?/p>
Palladium，讓硬件加速惠及整個產業
“目前整個業界的使用狀況是——全球大概有90%的客戶都應用了Palladium。它有最快的硅前Performance，它有強大的功能，像這樣一個機架可以容納144個用戶同時在上面上線使用。”張永專講到。據悉，Palladium可以支持所有的硬件設計，RTL Design、Verilog、VHDL都可以接受。另外，Palladium也可以跟外界的虛擬模型放在一起，可以跟仿真一起同時仿真，看起來就像軟件仿真一樣。此外，Palladium提供非常豐富的內存模型（Memory Model），例如：DDR5、DDR4、 HBM或UFS。 Palladium有一個特殊的模擬方式，可以把內存直接放到硬件加速器上，因此可以解決所有在復雜系統上用得到的內存模型。最后，Palladium為PCIE、USB、Ethernet等標準界面都提供相應的物理接口，例如降速墻或虛擬模型?！熬湍壳翱磥恚覀儸F在還沒有任何一個設計說不能上Palladium，它可以讓整個產業都能夠得到硬件加速的好處?！?張永專如是說，“另外，Cadence對中小客戶也會提供很好的支持，例如使用云、租用等比較靈活的方式為有資金問題困擾的企業創造更為便利的條件?！?/p>
提速安全兩不誤
談及信息安全問題，張永專表示，系統動力雙劍在信息安全方面同樣提供保障。Cadence Palladium與服務器和主機的溝通通道是經過加密的。所以，從整體來看它的需求是不容易被破解的。由于其設計是經過編譯的，并非原來的，因此使用這樣的平臺來進行仿真加速以及原型驗證可以實現提速與與獲得信息安全保障的雙贏。
孿生兄弟雙引擎，聯手解決產業痛點
在英偉達，對高端圖形和超大規模設計的每一次升級都意味著復雜性的增加，上市時間也會愈發緊張，而采用結合Cadence Palladium Z2和Protium X2系統的通用前端流程，英偉達可以優化功能驗證(verification)、功能確認(validation)和硅前軟件初啟的工作負載分布，按時完成對最復雜GPU和SoC設計的全面驗證。“這兩個系統動力雙劍像孿生兄弟雙引擎，協助解決整個產業現在看到的比較大的問題?！睆堄缹Ｗ詈罂偨Y道。
