乘法器 相關(guān)文章(93篇)
-
安森美半導(dǎo)體針對(duì)網(wǎng)絡(luò)和消費(fèi)應(yīng)用推出抖動(dòng)性能一流的可編程時(shí)鐘乘法器
發(fā)表于：10/22/2008 10:07:06 AM
-
短波擴(kuò)頻通信系統(tǒng)中數(shù)字相關(guān)器的FPGA設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：10/14/2008 2:10:54 PM
-
DVB-T解調(diào)器的數(shù)據(jù)傳輸和前FFT同步系統(tǒng)的設(shè)計(jì)
發(fā)表于：10/14/2008 10:11:05 AM
-
基于新型FPGA實(shí)現(xiàn)高速數(shù)字下變頻
發(fā)表于：9/24/2008 12:26:40 PM
-
一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì)
發(fā)表于：9/23/2008 10:16:50 AM
-
RS編譯碼的一種硬件解決方案
發(fā)表于：9/12/2008 9:17:19 AM
-
新一代CPLD及其應(yīng)用
發(fā)表于：9/3/2008 1:46:27 PM
-
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)
發(fā)表于：9/2/2008 2:38:12 PM
-
視頻壓縮IPcore設(shè)計(jì)
發(fā)表于：8/28/2008 10:37:12 AM
-
用 FPGA 協(xié)處理提升無(wú)線子系統(tǒng)的性能
發(fā)表于：8/21/2008 10:44:51 AM
-
在 FPGA 中轉(zhuǎn)換音頻采樣率
發(fā)表于：8/21/2008 10:41:14 AM
-
基于AD9957的USB測(cè)音測(cè)距信號(hào)發(fā)生器設(shè)計(jì)
發(fā)表于：8/19/2008 4:11:21 PM
-
中頻采樣中希爾伯特變換器的FPGA實(shí)現(xiàn)
發(fā)表于：8/11/2008 12:47:01 PM
-
基于Stratix系列FPGA的快速并行FIR濾波器在鋼板表面缺陷圖像預(yù)處理中的應(yīng)用
發(fā)表于：8/6/2008 4:39:41 PM
-
基于FPGA的四階IIR數(shù)字濾波器
發(fā)表于：8/5/2008 2:04:41 PM
-
一種基于AVR單片機(jī)的工頻干擾濾除快速算法
發(fā)表于：8/5/2008 10:35:28 AM
-
混合壓縮比結(jié)構(gòu)16×16陣列乘法器設(shè)計(jì)
發(fā)表于：7/28/2008 12:52:37 PM
-
可提高設(shè)計(jì)性能的HDL編程風(fēng)格與技巧
發(fā)表于：7/28/2008 9:51:25 AM
-
MIMO OFDM系統(tǒng)中一種V-BLAST檢測(cè)算法的FPGA實(shí)現(xiàn)
發(fā)表于：7/24/2008 12:00:02 PM
-
3D透視校正紋理映射矩陣電路設(shè)計(jì)及實(shí)現(xiàn)
發(fā)表于：7/21/2008 3:05:30 PM
-
正交檢測(cè)技術(shù)在周界入侵探測(cè)系統(tǒng)中的應(yīng)用
發(fā)表于：7/18/2008 3:39:24 PM
-
基于FPGA的全數(shù)字Costas環(huán)的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：7/10/2008 11:35:35 AM
-
基于FPGA的時(shí)域數(shù)字脈沖壓縮處理器的設(shè)計(jì)
發(fā)表于：7/3/2008 1:43:07 PM
-
美國(guó)晶像公司推出 SteelVine 存儲(chǔ)處理器以支持英特爾最新個(gè)人計(jì)算機(jī)芯片組
發(fā)表于：6/18/2008 12:46:06 PM
-
一種基于VHDL的通用全數(shù)字電路人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)
發(fā)表于：5/20/2008 4:20:19 PM
-
基于改進(jìn)波茲編碼的符號(hào)位快速處理算法
發(fā)表于：5/19/2008 3:14:32 PM
-
H.264中插補(bǔ)算法的VLSI設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：5/6/2008 2:40:11 PM
-
利用 Virtex-5 SXT 的高性能 DSP 解決方案
發(fā)表于：4/11/2008 12:57:50 PM
-
基于短時(shí)能量和短時(shí)過零率的VAD算法及其FPGA實(shí)現(xiàn)
發(fā)表于：4/1/2008 4:00:18 PM
-
Altera和Bitec為新一代視頻系統(tǒng)開發(fā)提供平臺(tái)
發(fā)表于：3/25/2008 11:20:51 AM
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2