| 基于Cerebrus的Genus+Innovus流程的功耗面積優(yōu)化 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大?。?span>7271 K | |
| 標(biāo)簽： 芯片設(shè)計(jì) Genus工具 Cerebrus工具 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：對(duì)于性能功耗面積（PPA）的追求已成為IC芯片設(shè)計(jì)的共識(shí)，尤其是發(fā)展到先進(jìn)工藝節(jié)點(diǎn)，PPA已成為IC設(shè)計(jì)綜合性能的重要指標(biāo)，尤其是對(duì)于大型SoC芯片中clone很多次的模塊，對(duì)于PPA的追求變得更加極致。介紹了基于Cadence公司的Genus工具和Cerebrus 工具，通過綜合階段與后端PR各個(gè)階段的優(yōu)化，共同提升PPA的優(yōu)化方案。最終結(jié)果顯示，在時(shí)序及DRC基本收斂的情況下，使用Cerebrus工具相比Innovus可以使功耗降低3.5%，面積降低3.1%，使用Genus+Innovus流程可以使功耗降低6.4%，面積降低8.5%，極大地降低了芯片的面積及功耗。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
芯片設(shè)計(jì) 相關(guān)資源
- Voltus Insight AI 在高性能CPU核物理實(shí)現(xiàn)
- 基于Cerebrus的Genus+Innovus流程的功耗面
- 基于PG網(wǎng)絡(luò)的全流程優(yōu)化在高性能CPU內(nèi)核中
- 多態(tài)性PCIE橋擴(kuò)展芯片的設(shè)計(jì)和硅后驗(yàn)證
- 一種改進(jìn)型高速1553B總線發(fā)送器斜率控制電
- 射頻電路與芯片設(shè)計(jì)要點(diǎn)
- 基于IEC 1158標(biāo)準(zhǔn)的現(xiàn)場(chǎng)總線芯片設(shè)計(jì)
- 基于Innovus工具的IR Drop自動(dòng)化修復(fù)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2