| 基于LVDS傳輸可靠性優(yōu)化設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：791 K | |
| 標(biāo)簽： LVDS 鏈路建立 訓(xùn)練幀 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對(duì)LVDS傳輸初始化建鏈過(guò)程中出現(xiàn)的首幀丟失和干擾導(dǎo)致的誤建鏈問(wèn)題，對(duì)鏈路傳輸機(jī)理及穩(wěn)定性進(jìn)行分析，并從硬件與軟件兩方面進(jìn)行優(yōu)化。軟件上采取識(shí)別幀頭和發(fā)送訓(xùn)練幀的方法，改善建鏈過(guò)程；硬件上選用性能更好的隔離芯片，優(yōu)化差分端阻抗，減小干擾對(duì)數(shù)據(jù)傳輸?shù)挠绊憽＝?jīng)多次試驗(yàn)證明，優(yōu)化后的鏈路可實(shí)現(xiàn)480 Mb/s速率下的可靠傳輸，該優(yōu)化設(shè)計(jì)對(duì)提高LVDS鏈路傳輸穩(wěn)定性和減少誤碼方面具有很好的參考價(jià)值。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2