頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Xilinx ：讓更多用戶擁抱FPGA 擁有全球領先All Programmable 技術和器件的企業賽靈思公司，在京舉辦首屆賽靈思開發者大會。阿里巴巴、亞馬遜、百度、華為等業內領先企業均悉數亮相。 發表于：11/3/2017 國產FPGA新勢力，高云半導體挑戰國外“四大巨頭”？ 10月26日，正值IC China 2017展會期間，廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）在上海東錦江希爾頓逸林酒店隆重召開2017年度新產品發布會，發布了小而專的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平臺化產品。 發表于：11/2/2017 基于FPGA的自適應MIMO-OFDM無線基帶傳輸系統的研究 針對自適應MIMO-OFDM無線基帶傳輸系統，提出了一種并行復用的基4-FFT/IFFT算法的FPGA實現方法，并對其中的自適應數字調制、STBC編碼和FFT/IFFT模塊進行了FPGA實現研究和仿真。仿真結果表明，該方法實現了模塊的功能，且性能良好，具有一定的應用價值。 發表于：10/31/2017 面向密碼邏輯陣列的可編程控制網絡設計與實現 為解決粗粒度密碼邏輯陣列控制開銷大、控制效率低的問題，在研究主流陣列處理架構下三層控制模型的基礎上，提出了一種陣列的四層控制模型，并設計了對應的可編程控制網絡。在規模為4×4的可編程控制網絡上實現了對AES、A5-1等對稱算法的控制流映射。在65 nm CMOS 工藝下，DC綜合結果顯示總面積為13 712 μm2，折合等效與非門數0.95萬，占陣列面積0.37%。映射AES和A5-1控制流最高頻率分別為1 389 MHz和1 190 MHz，達到面積小、速度快的應用需求。將四層控制模型與三層控制模型進行六個不同性能對比，前者整體性能遠超后者，且能滿足任意網絡互連結構陣列的高效控制需求。 發表于：10/31/2017 基于ADF4351和FPGA的合成頻率源的設計 以數字鎖相環ADF4351和Xilinx公司的Spartan-6系FPGA為主要元件設計了一個合成頻率源。重點討論了ADF4351的工作原理、兩者之間的SPI通信過程、電路板的設計過程，并給出了關鍵的控制代碼和性能測試結果。該頻率源具有結構簡單、成本低廉、代碼占用資源少、易于維護和升級等特點，在100~700 MHz的寬頻范圍內可輸出SFDR為40 dB左右的穩定波形。 發表于：10/30/2017 高云半導體在ICChina期間召開新產品發布會 中國上海，2017年10月27日，廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）于10月26日在上海東錦江希爾頓逸林酒店隆重召開2017年度新產品發布會，發布了小而專的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平臺化產品。 發表于：10/30/2017 首款定價5美金以下的SoC FPGA 今年五月，上海安路信息科技有限公司(以下簡稱“安路科技”) 完成了C輪融資，由“華大半導體有限公司”戰略領投，“上海科技創業投資有限公司”跟投。該輪融資使安路科技搭上“國家隊”的快車，將保障安路技術團隊能夠在充足資金的支持下，加速中高端FPGA產品研發、市場拓展以及團隊擴充。與此同時，該輪融資也將加快國產FPGA對于國外進口FPGA的替換和升級。 發表于：10/27/2017 利劍出鞘——2017年度最具潛質芯片將亮相上海IC China 暨智多晶召開新品發布會 10月23日下午14:00在江蘇昆山舉辦的“2017中國集成電路產業促進大會”上，西安智多晶微電子有限公司的SEALION2000系列芯片FPGA SL2-12E-8F256C被工業和信息化部軟件和集成電路促進中心授予2017年中國芯評選“最具潛質產品”稱號。這是繼2016年在第十四屆中國國際半導體博覽會獲得優秀產品獎之后，SEALION2000系列芯片再一次創造的佳績。據悉，智多晶將攜帶此款產品亮相本屆中國國際半導體博覽會。 發表于：10/25/2017 英特爾FPGA 支持阿里云的加速即服務 英特爾®宣布英特爾現場可編程門陣列 (FPGA) 為阿里巴巴集團的云計算部門—阿里云的加速即服務(Acceleration-as-a-Service)提供支持。加速服務可通過阿里云網站提供，支持客戶在云中開發與部署加速器解決方案，以便應用到人工智能推理、視頻流分析、數據庫加速和需要密集型計算的其他領域。 發表于：10/18/2017 基于FPGA的LMS自適應濾波器設計 提出一種基于LMS（Least Mean Square）自適應算法的濾波方法，介紹該方法在低頻信號濾波上的應用及在FPGA平臺上實現。傳統數字濾波器FIR、IIR濾波器針對不同的系統和干擾信號，其濾波參數不固定。因此，在窄帶信號的濾波處理中，傳統濾波器對信號濾波降噪的效果往往受到衰減增益限制。提出的方法先以CORDIC(Coordinate Rotation Digital Computer)算法產生的正弦信號來調制采樣信號，根據采樣信號與基準信號誤差使其權向量沿負梯度方向終止于維納解。該方法在類直流輸入及帶寬窄的情況下仍能有效過濾高頻噪聲，讀取低檢測信號幅值。理論分析和實驗結果表明,與傳統濾波方法對比，該濾波方法在處理窄帶信號的濾波上更具有優勢。 發表于：10/17/2017 ?…142143144145146147148149150151…?
