頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的PCIe總線接口的DMA控制器的設計 采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一種PCIe總線接口的DMA控制器的實現方法，并搭建了4通道的PCIe傳輸系統。利用Synopsys VIP驗證環境對系統進行了仿真驗證，利用Altera Stratix V EX系列FPGA搭建平臺進行了實際傳輸驗證，驗證了數據讀寫的正確性，在進行DMA讀寫事務操作時總線帶寬峰值分別達到了1 547 MB/s和1 607 MB/s，能滿足大部分實際應用中對數據傳輸的速率要求。 發表于：1/10/2018 Xilinx 公司CEO兼總裁 Moshe Gavrielov 宣布退休 All Programmable技術和器件的全球領先企業賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)）今天宣布其首席執行官（CEO）兼總裁 Moshe Gavrielov 已通知公司董事會，將于 2018 年 1 月 28 日卸任公司及董事會相關職位。 發表于：1/9/2018 強強聯手聚眾之力掀起FPGA創新應用新高潮 日前，“2017年全國大學生FPGA創新設計邀請賽”期間舉辦的2017年中國FPGA技術創新應用高端論壇上，世界級的FPGA供應商與中國本土供應商第一次站在了同一個舞臺上，攜手推進高校學生在FPGA應用系統創新、處理器及FPGA設計與工程實踐能力，與會嘉賓紛紛就推動FPGA在中國的創新應用發表精彩演講。 發表于：1/4/2018 2017年全國大學生FPGA創新設計邀請賽頒獎 為了引導全國高校在數字系統設計領域的教學改革，推進高校學生在FPGA應用系統創新、處理器及FPGA設計與工程實踐能力，由教育部高等學校電子信息類專業教學指導委員會與國家級實驗教學示范中心聯席會，聯合組織面向全國大學本科學生及研究生開展了“2017年全國大學生FPGA創新設計邀請賽”。 發表于：1/2/2018 基于麥克風陣列的聲源被動定位系統設計 為了優化聲源被動定位技術，以及降低功耗、提高精度、增強對人員不易到達的惡劣環境等區域的聲源監測能力，設計了一種基于麥克風陣列的聲源被動定位系統。以五元十字形為麥克風陣列模型，以FPGA為核心，采用VHDL編寫邏輯控制程序對數據采集、讀取過程進行控制, 通過USB接口與上位機通信，主要設計了放大和接口電路模塊。測試結果表明，系統定位距離準確，相對誤差較小，滿足系統設計要求。 發表于：12/26/2017 用ReRAM實現每臺服務器1GIOPS的性能 應用基于低延遲/低功耗的新型存儲級存儲器的子系統來優化服務器設計以消除計算/存儲一側的瓶頸。 超融合架構擾亂了傳統的存儲和數據中心市場。因為超融合架構為各個組織開辟了一條新的途徑來強化他們的系統，降低了他們的成本，減輕了他們的管理負但。根據Gartner的研究報告，“超融合集成系統市場將會迎來79%的增長，達到2016年的近20億美元，從而在未來的5年后將其推進主流應用中。超融合集成系統將會成為整個集成市場中增長最迅猛的細分市場，在2019年前，將會達到將近50億美元的規模，占總體市場的24%”。 發表于：12/22/2017 英特爾發布行業首款集成高帶寬內存 支持加速的 FPGA 英特爾宣布推出英特爾® Stratix® 10 MX FPGA，該產品是行業首款采用集成式高帶寬內存 DRAM (HBM2) 的現場可編程門陣列 (FPGA)。通過集成 HBM2，英特爾 Stratix 10 MX FPGA 可提供 10 倍于獨立 DDR 內存解決方案的內存帶寬。憑借強大帶寬功能，英特爾 Stratix 10 MX FPGA 可用作高性能計算 (HPC)、數據中心、網絡功能虛擬化 (NFV) 和廣播應用的基本多功能加速器，這些應用需要硬件加速器提升大規模數據移動和流數據管道框架的速度。 發表于：12/22/2017 40億美元市場保持8年沒變 可編程邏輯FPGA到底怎么了 FPGA市場在2008年是40億美元規模，到了2016年還是40億美元。似乎顯而易見，當ASIC越來越貴，可編程應該要增長才對。然而事實并非如此。 發表于：12/21/2017 Intel FPGA全球首次集成HBM：帶寬暴增10倍 AMD Fiji Fury系列顯卡首次商用了新一代高帶寬顯存HBM，大大提升帶寬并縮小空間占用，NVIDIA目前也已在其Tesla系列計算卡、Titan系列開發卡中應用HBM。 發表于：12/21/2017 基于FPGA的并串轉換電路硬件實現 并串轉換電路在通信接口中具有廣泛的應用，可編程邏輯陣列由于具備靈活、可重構等特點非常適應于并串轉換硬件電路的實現。為了解決硬件電路結構中資源與性能的矛盾，分析比較了移位寄存器、計數器與組合邏輯條件判定三種不同的并串轉換硬件電路結構，并通過設計仿真對其進行了功能驗證和性能評估。實驗結果表明采用移位寄存器的實現方法具有最優的速度性能，采用計數器的實現方法具有最優的性價比，采用組合邏輯條件判定的實現方法具有最少的寄存器資源消耗，可根據實際應用需求合理選擇并串轉換硬件電路實現方式。 發表于：12/18/2017 ?…140141142143144145146147148149…?
