中國上海，2021年7月23日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence? CerebrusTM Intelligent Chip Explorer——首款創(chuàng)新的基于機(jī)器學(xué)習(xí) (ML)的設(shè)計(jì)工具，可以擴(kuò)展數(shù)字芯片設(shè)計(jì)流程并使之自動化，讓客戶能夠高效達(dá)成要求嚴(yán)苛的芯片設(shè)計(jì)目標(biāo)。Cerebrus 和 Cadence RTL-to-signoff 流程強(qiáng)強(qiáng)聯(lián)合，為高階工藝芯片設(shè)計(jì)師、CAD 團(tuán)隊(duì)和 IP 開發(fā)者提供支持，與人工方法相比，將工程生產(chǎn)力提高多達(dá) 10 倍，同時最多可將功耗、性能和面積 (PPA) 結(jié)果改善 20%。

隨著 Cerebrus 加入到Cadence廣泛的數(shù)字產(chǎn)品系列中，Cadence現(xiàn)在可以提供業(yè)界最先進(jìn)的基于機(jī)器學(xué)習(xí)的數(shù)字全流程，從綜合到實(shí)現(xiàn)和簽核。這款新工具與多個領(lǐng)先云服務(wù)商合作啟用了云計(jì)算服務(wù)，可利用高度可擴(kuò)展的計(jì)算資源，快速滿足包括消費(fèi)電子、超大規(guī)模計(jì)算、5G 通信、汽車和移動等廣泛市場的設(shè)計(jì)要求。關(guān)于 Cerebrus 的更多信息，請?jiān)L問www.cadence.com/go/cerebruspr。

Cerebrus 為客戶帶來以下優(yōu)勢：

·增強(qiáng)的機(jī)器學(xué)習(xí)：快速找到工程師可能不會嘗試或探索的流程解決方案，提高 PPA 和生產(chǎn)力。

·機(jī)器學(xué)習(xí)模型復(fù)用：允許將設(shè)計(jì)學(xué)習(xí)經(jīng)驗(yàn)自動應(yīng)用于未來的設(shè)計(jì)，縮短獲得更好結(jié)果的時間。

·提高生產(chǎn)力：讓一位工程師同時為多個區(qū)塊自動優(yōu)化完整的 RTL-to-GDS 流程，提高整個設(shè)計(jì)團(tuán)隊(duì)的工作效率。

·大規(guī)模分布式計(jì)算：提供可擴(kuò)展的本地或基于云的設(shè)計(jì)探索，實(shí)現(xiàn)更快的流程優(yōu)化。

·易于使用的界面：強(qiáng)大的用戶管理工具，支持交互式結(jié)果分析和運(yùn)行管理，以獲得對設(shè)計(jì)指標(biāo)的深入了解。

“在此之前，沒有一種自動化的方式可以幫助設(shè)計(jì)團(tuán)隊(duì)來重復(fù)利用過去積累的設(shè)計(jì)知識，每個新項(xiàng)目都要花費(fèi)過多的時間進(jìn)行再次經(jīng)驗(yàn)學(xué)習(xí)，這也會影響項(xiàng)目的盈利空間。”Cadence 公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士說，“Cerebrus 的面世標(biāo)志著 EDA 行業(yè)迎來了一場顛覆性的革新，以機(jī)器學(xué)習(xí)為核心的數(shù)字芯片設(shè)計(jì)工具將讓工程團(tuán)隊(duì)有更多機(jī)會在項(xiàng)目中發(fā)揮更大的影響力，因?yàn)樗麄兛梢愿鎰e重復(fù)性的手動流程。隨著行業(yè)繼續(xù)向先進(jìn)工藝節(jié)點(diǎn)發(fā)展，設(shè)計(jì)規(guī)模和復(fù)雜性不斷增加，Cerebrus 可以幫助設(shè)計(jì)人員更有效地實(shí)現(xiàn) PPA 目標(biāo)。”

Cerebrus 是更廣泛的 Cadence 數(shù)字全流程的一部分，可與 Genus? Synthesis Solution綜合解決方案、Innovus? Implementation System設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)、Tempus? Timing Signoff Solution時序簽核解決方案、Joules? RTL Power Solution、Voltus? IC Power Integrity SolutionIC電源完整性解決方案和 Pegasus? Verification System 各個工具平臺無縫集成合作，為客戶提供快速的設(shè)計(jì)收斂和更好的可預(yù)見性。這款全新工具和更廣泛的設(shè)計(jì)流程支持 Cadence 的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design?）戰(zhàn)略，該戰(zhàn)略旨在驅(qū)動普適智能，實(shí)現(xiàn)卓越設(shè)計(jì)。

客戶反饋

“為了最大化有效地使用最新的工藝節(jié)點(diǎn)創(chuàng)造新的設(shè)計(jì)，我們工程團(tuán)隊(duì)需要持續(xù)開發(fā)的先進(jìn)數(shù)字設(shè)計(jì)實(shí)現(xiàn)流程。對于實(shí)現(xiàn)更高效的產(chǎn)品開發(fā)，設(shè)計(jì)實(shí)現(xiàn)流程能夠自動優(yōu)化已變得至關(guān)重要。Cerebrus 憑借其創(chuàng)新的機(jī)器學(xué)習(xí)能力，搭載 Cadence RTL-to-signoff 工具流程，能夠提供自動化流程優(yōu)化和布局規(guī)劃優(yōu)化，將設(shè)計(jì)性能提高 10% 以上。鑒于項(xiàng)目的成功經(jīng)驗(yàn)，我們將在最新設(shè)計(jì)項(xiàng)目開發(fā)中采用該工具流程。”

- Satoshi Shibatani，Renesas 共享研發(fā) EDA 部門數(shù)字設(shè)計(jì)技術(shù)部總監(jiān)

“隨著 Samsung Foundry不斷部署最先進(jìn)的制程節(jié)點(diǎn)，非常有必要確保我們的設(shè)計(jì)技術(shù)協(xié)同優(yōu)化 (DTCO) 計(jì)劃高效進(jìn)行，我們一直在尋找創(chuàng)新的方法，以便在芯片實(shí)現(xiàn)中超越 PPA 目標(biāo).作為我們與 Cadence 公司長期合作的一部分，Samsung Foundry 已經(jīng)在多個應(yīng)用中使用了 Cerebrus 和 Cadence 的數(shù)字設(shè)計(jì)實(shí)現(xiàn)流程。其中，在一些非常關(guān)鍵的模塊上，僅用幾天時間就降低了超過8%的功耗，而過去通過人工操作需要幾個月才能實(shí)現(xiàn)。此外，我們正在使用 Cerebrus 進(jìn)行自動布局規(guī)劃電源分配網(wǎng)絡(luò)選型，這使得最終設(shè)計(jì)時序提高了 50% 以上。由于 Cerebrus 和數(shù)字實(shí)現(xiàn)流程提供了更好的 PPA 結(jié)果和顯著的生產(chǎn)力提升，該解決方案已成為我們 DTCO 計(jì)劃的寶貴補(bǔ)充。”

- Sangyun Kim，Samsung Foundry 設(shè)計(jì)技術(shù)副總裁