基于FPGA的自定義CPU架構(gòu)設(shè)計
2020年電子技術(shù)應(yīng)用第5期
李 俊1，任連新2，廖振雄3
1.深圳市合信自動化技術(shù)有限公司，廣東 深圳518055； 2.華南理工大學(xué) 自動化科學(xué)與工程學(xué)院，廣東 廣州510640；3.深圳市科創(chuàng)思科技有限公司，廣東 深圳518055
摘要： 為滿足當(dāng)前工業(yè)應(yīng)用下越來越多的分布式計算的需求，提出了一種在FPGA芯片中構(gòu)建自定義指令集的CPU的方式，以此來使FPGA具有類似于單片機的處理指令的能力。并且，這種能力的前提是復(fù)用計算單元，因此資源消耗有限，不會隨著計算量的增加而增大。在自定義指令集CPU的改進型架構(gòu)中，使用了并行計算的結(jié)構(gòu)，使得運算速度大幅提升。最后，結(jié)合實際應(yīng)用案例，移植電流環(huán)計算中的FOC算法到自定義CPU中運算。并用ModelSim軟件進行仿真，測試其計算時間僅需7.48 μs。
中圖分類號： TN402
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200011
中文引用格式： 李俊，任連新，廖振雄. 基于FPGA的自定義CPU架構(gòu)設(shè)計[J].電子技術(shù)應(yīng)用，2020，46(5)：40-43，49.
英文引用格式： Li Jun，Ren Lianxin，Liao Zhenxiong. Design of custom CPU architecture based on FPGA[J]. Application of Electronic Technique，2020，46(5)：40-43，49.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200011
中文引用格式： 李俊，任連新，廖振雄. 基于FPGA的自定義CPU架構(gòu)設(shè)計[J].電子技術(shù)應(yīng)用，2020，46(5)：40-43，49.
英文引用格式： Li Jun，Ren Lianxin，Liao Zhenxiong. Design of custom CPU architecture based on FPGA[J]. Application of Electronic Technique，2020，46(5)：40-43，49.
Design of custom CPU architecture based on FPGA
Li Jun1，Ren Lianxin2，Liao Zhenxiong3
1.Shenzhen Co-trust Technology Limited Company，Shenzhen 518055，China； 2.College of Automation Science and Engineering，South China University of Technology，Guangzhou 510640，China； 3.Shenzhen Kechuangsi Technology Limited Company，Shenzhen 518055，China
Abstract： In order to meet the needs of more and more distributed computing in current industrial applications, this article proposes a way to build a custom instruction set CPU in an FPGA chip. In this way, the FPGA has the ability to process instructions similar to a microcontroller. Moreover, the premise of this capability is the reuse of computing units, so resource consumption is limited and will not increase as the amount of calculation increases. In the improved architecture of the custom instruction set CPU, a parallel computing structure is used, which greatly improves the operation speed. Finally, combining the actual application case, the FOC algorithm in the current loop calculation is transplanted to the operation in the custom CPU. And ModelSim software is used to simulate, its calculation time is only 7.48 μs.
Key words : custom instruction set；CPU architecture；FPGA；parallel computing structure；FOC
0 引言
在目前的工業(yè)應(yīng)用環(huán)境下，許多的工業(yè)設(shè)備控制器中都包含有相當(dāng)復(fù)雜程度的算法。例如：狀態(tài)觀測器、卡爾曼濾波器、模糊控制算法、甚至是神經(jīng)網(wǎng)絡(luò)算法，不一而足。其中有些算法計算步驟復(fù)雜，同時又對控制帶寬有一定的要求，所以對設(shè)備的處理器芯片的運算能力要求很高。因此，有些設(shè)備中可能會同時存在2個甚至多個處理器，分別完成不同的功能算法。這樣多個處理器分布式地處理不同的算法，完成不同的控制功能，無疑是一個解決思路。但是這又會帶來IC數(shù)量增加，成本上升的問題。同時，現(xiàn)在的工業(yè)設(shè)備控制器的主控PCB上的集成度越來越高，在上面增加IC對硬件設(shè)計也是一種挑戰(zhàn)。
現(xiàn)在許多設(shè)備控制主板上都會使用FPGA芯片來對外部信號做預(yù)處理。本文旨在提供一種在FPGA內(nèi)構(gòu)建精簡架構(gòu)的CPU，使其可以具備算法處理能力的方法。這樣，在不額外增加處理器的前提下，可以讓FPGA也承擔(dān)一部分的計算任務(wù)[1]。
論文詳細內(nèi)容請下載http://www.shi-ke.cn/resource/share/2000002788
作者信息:
李 俊1，任連新2，廖振雄3
(1.深圳市合信自動化技術(shù)有限公司，廣東 深圳518055；
2.華南理工大學(xué) 自動化科學(xué)與工程學(xué)院，廣東 廣州510640；3.深圳市科創(chuàng)思科技有限公司，廣東 深圳518055)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。