| 基于FPGA的自定義CPU架構(gòu)設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：719 K | |
| 標(biāo)簽： 自定義指令集 CPU架構(gòu) FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為滿足當(dāng)前工業(yè)應(yīng)用下越來(lái)越多的分布式計(jì)算的需求，提出了一種在FPGA芯片中構(gòu)建自定義指令集的CPU的方式，以此來(lái)使FPGA具有類似于單片機(jī)的處理指令的能力。并且，這種能力的前提是復(fù)用計(jì)算單元，因此資源消耗有限，不會(huì)隨著計(jì)算量的增加而增大。在自定義指令集CPU的改進(jìn)型架構(gòu)中，使用了并行計(jì)算的結(jié)構(gòu)，使得運(yùn)算速度大幅提升。最后，結(jié)合實(shí)際應(yīng)用案例，移植電流環(huán)計(jì)算中的FOC算法到自定義CPU中運(yùn)算。并用ModelSim軟件進(jìn)行仿真，測(cè)試其計(jì)算時(shí)間僅需7.48 μs。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
自定義指令集 相關(guān)資源
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2