0 引言

　　片上電感是射頻芯片中非常重要的器件，很多工藝廠商都在工藝庫(kù)中提供片上電感的模型。但隨著電路工作頻率越來(lái)越高，許多工藝庫(kù)中提供的電感模型已經(jīng)不能滿足設(shè)計(jì)需求，需要客戶根據(jù)需求自定義片上電感的尺寸參數(shù)。在這種情況下，如何獲取精確的電感模型是項(xiàng)目成敗的一個(gè)非常關(guān)鍵的因素。

　　目前主流的方法是將片上電感的版圖導(dǎo)入電磁仿真軟件進(jìn)行仿真。但是電磁仿真軟件對(duì)片上器件的支持不是很好，導(dǎo)入數(shù)據(jù)以及建立仿真環(huán)境的過(guò)程非常繁瑣，對(duì)于電磁仿真經(jīng)驗(yàn)比較少的研發(fā)工程師來(lái)說(shuō)是一個(gè)不小的挑戰(zhàn)。而Cadence基于PowerSI工具的基礎(chǔ)上研發(fā)的嵌入Virtuoso的3DEM電磁仿真軟件可以很好的解決這個(gè)問(wèn)題，其簡(jiǎn)便的操作方法，簡(jiǎn)單的環(huán)境設(shè)置以及快速而精確的仿真結(jié)果有助于快速掌握電磁仿真流程，獲取精確的片上電感仿真模型。

1 電感建模及主流仿真軟件的使用

　　1.1 片上電感建模介紹

　　雖然單端口電感的磁場(chǎng)眼中央空洞呈對(duì)稱分布[1]，其電場(chǎng)及電阻的分布卻不對(duì)稱，其共模噪聲抑制能力較差。因此在射頻集成電路中，更多的是采用差分電感。

　　中心抽頭差分電感的等效模型如圖1所示[2]。

圖1  中心抽頭差分電感模型

　　差分阻抗以及等效的電感、品質(zhì)因數(shù)計(jì)算公式如下[2]：

　　1.2 主流仿真軟件的使用

　　為了仿真片上電感的模型，首先需要提取電感的版圖文件，另外還需要一個(gè)包含電感金屬堆疊信息文件，同版圖數(shù)據(jù)一起導(dǎo)入電磁仿真軟件。仿真前，首先需要設(shè)置包含仿真器件幾何形狀的空氣腔，以及器件下方的襯底層。然后設(shè)置襯底層和金屬層的電學(xué)參數(shù)。若要仿真器件以及與之相連的金屬線整體的模型，則隨著走線及過(guò)孔的形狀的不同，仿真難度也會(huì)相應(yīng)的變化，過(guò)于復(fù)雜的幾何尺寸將使得仿真數(shù)據(jù)量和仿真時(shí)間大大增加。主流電磁仿真軟件的流程如圖2所示。

圖2  主流電磁軟件優(yōu)化仿真模型流程

　　從圖中可以看到，版圖文件導(dǎo)入后，還需要處理金屬層和其他介質(zhì)層之間的層疊關(guān)系。如果存在交疊部分，還需要手動(dòng)處理。另外，有的片上器件存在一些虛擬金屬，這些對(duì)模型的結(jié)果影響很小，手動(dòng)去除可以減小運(yùn)算量，但是這增加了設(shè)置模型的工作量。

　　最后需要將仿真結(jié)果導(dǎo)出為S參數(shù)，并引入電路的原理圖或者電路的網(wǎng)表中仿真，如果需要重復(fù)迭代優(yōu)化，這個(gè)過(guò)程將會(huì)大大降低優(yōu)化的速度。

2 3DEM仿真及電感實(shí)例介紹

　　2.1 3DEM簡(jiǎn)介

　　3DEM是Cadence公司基于PCB板級(jí)電磁電磁仿真軟件[3-5]研發(fā)的，嵌入到Virtuoso中的新一代電磁仿真軟件。由于Virtuoso的普及度非常高，在研發(fā)環(huán)境內(nèi)直接進(jìn)行電磁仿真就便利很多。并且3DEM只需要Cadence提供的相應(yīng)的庫(kù)文件（通常是ict文件）就可以自動(dòng)的導(dǎo)入器件所用到的金屬層和介質(zhì)層的相關(guān)電參數(shù)，同時(shí)調(diào)整各層的材料屬性和厚度也很方便。另外，3DEM可以根據(jù)不同工藝角的工藝文件，建立不同的仿真模型，這大大加快了仿真的遍歷性，對(duì)同一器件可以同時(shí)提取不同工藝角的S參數(shù)用于項(xiàng)目的仿真。

　　基礎(chǔ)算法上，3DEM模塊針對(duì)IC、封裝和PCB結(jié)構(gòu)，采用全三維有限元[6]（3DFEM）算法，能準(zhǔn)確分析復(fù)雜三維結(jié)構(gòu)的性能參數(shù)。其全波求解器支持零階和一階的網(wǎng)格，網(wǎng)格采用自適應(yīng)的生成方式能實(shí)現(xiàn)結(jié)果的快速收斂并提高仿真精度。電磁場(chǎng)方程的求解采用了先進(jìn)的模型降階方法，使仿真速度能提高一個(gè)數(shù)量級(jí)。由于采用了一種先進(jìn)的低頻段算法，大大提高了3DEM在低頻段的精度和穩(wěn)定性。

　　掃頻方式上，3DEM采用的是KMOR掃頻法，在頻域里相當(dāng)于所有本征模的線性組合。與其他基于曲線擬合的掃頻方式不同，KMOR基于本征模的方法不會(huì)產(chǎn)生錯(cuò)誤的諧振，而普通的逐點(diǎn)掃頻法速度極慢，因此KMOR掃頻法是一種又準(zhǔn)又快的掃頻方法。

　　3DEM可以自動(dòng)識(shí)別并生成器件的接口信息，這不僅大大節(jié)省了建立仿真模型的時(shí)間，并且在最終輸出的結(jié)果中，求解器會(huì)自動(dòng)減去由接口引入的寄生參數(shù)，從而保證了結(jié)果的精確性。并且由于3DEM集成在Virtuoso環(huán)境中，仿真輸出的S參數(shù)可以直接反標(biāo)回電路原理圖，自動(dòng)生成一個(gè)獨(dú)立命名的原理圖用于仿真，工程師只需復(fù)用之前的驗(yàn)證平臺(tái)直接驗(yàn)證參數(shù)的正確性，使用起來(lái)非常方便。圖3顯示了電磁仿真驗(yàn)證流程。

圖3  3DEM電磁仿真流程

　　為了驗(yàn)證仿真的性能，下面選擇工藝庫(kù)中的一個(gè)螺旋電感進(jìn)行仿真驗(yàn)證。

　　2.2 仿真環(huán)境的啟動(dòng)及參數(shù)設(shè)置

　　3DEM集成在Virtuoso中，直接選擇電感的版圖并右鍵選擇打開的方式，選擇“Layout EAD”選項(xiàng)即可，并在打開的版圖界面逐次選擇“Window→Assistants→3DEM”打開輔助界面。如圖4所示。

圖4  3DE完整界面

　　仿真時(shí)需要設(shè)置的工藝相關(guān)的參數(shù)均集成在輔助界面，并且操作非常簡(jiǎn)便。首先介紹襯底材料的設(shè)置，在輔助界面，選擇“Process”按鈕，在彈出的窗口“Substrate Parameters”設(shè)置襯底參數(shù)，不需要單獨(dú)建立幾何腔體即可直接設(shè)置。

　　接下來(lái)就需要設(shè)置金屬材料和介質(zhì)層的相關(guān)參數(shù)，在打開的工藝設(shè)置界面，添加或者編輯工藝信息。在彈出的窗口中的“Corner”選項(xiàng)卡，可以添加不同工藝角的工藝文件；在“Layer Mapping”選項(xiàng)卡設(shè)置需要映射到3DEM中的版圖中的層次；“Vias”選項(xiàng)卡則設(shè)置過(guò)孔簡(jiǎn)化的參數(shù)。設(shè)置如圖5所示。

圖5  設(shè)置工藝參數(shù)

　　工藝參數(shù)設(shè)置完畢后，就可以開始設(shè)置仿真的端口了。3DEM的端口設(shè)置分兩種：如果選擇仿真的是PCELL元件，這種元件自帶的端口信息可以被捕捉，就不需要單獨(dú)設(shè)置端口；如果選擇的是普通的版圖元件，則通過(guò)“Selection”選項(xiàng)卡，用“EMBoundary”層畫一個(gè)區(qū)域，與這個(gè)區(qū)域切邊的金屬，可以通過(guò)“Port”選項(xiàng)卡的“Port Generation”按鈕自動(dòng)識(shí)別為端口。兩種端口設(shè)置情況如圖6所示。

圖6  端口設(shè)置

　　地平面的設(shè)置也很簡(jiǎn)單，在“DieGround”選項(xiàng)卡中選擇相應(yīng)的設(shè)置選項(xiàng)，輸入?yún)?shù)即可。

　　仿真參數(shù)的設(shè)置，在3DEM設(shè)置中選擇“Simulation”選項(xiàng)，在彈出的窗口中分別設(shè)置好掃頻方式、仿真器選項(xiàng)以及輻射邊界條件。

　　2.3 仿真及反標(biāo)輸出

　　參數(shù)設(shè)置好后，選擇“Start Simulation”，Virtuoso將自動(dòng)打開3DEM仿真界面開始仿真，如圖7所示。

圖7  仿真界面

　　其中“CuttingZoneSoc”是將原始的走線自動(dòng)延長(zhǎng)到仿真腔的邊緣，仿真結(jié)束工具會(huì)自動(dòng)去嵌入（De-Embed）這部分引入的寄生參數(shù)[5]，因此由仿真設(shè)置引入的結(jié)果誤差降到最低。去嵌入的仿真原理如下：

　　(1)先求解電感（包括延長(zhǎng)部分）的S參數(shù)；

　　(2)根據(jù)短路-開路法求出延長(zhǎng)區(qū)“CuttingZoneSoc”的走線寄生S參數(shù)；

　　(3)從總的結(jié)果中減去這部分寄生，得到精確的電感器件的S參數(shù)結(jié)果。

　　普通片上電感大約需要仿真30-40 min，而同樣一個(gè)例子，即使經(jīng)過(guò)一些簡(jiǎn)化處理，采用主流的一款電磁仿真軟件，仿真時(shí)間則需要10小時(shí)以上，所以3DEM的速度優(yōu)勢(shì)是十分明顯的。仿真結(jié)果界面如圖8所示。

圖8  仿真結(jié)果

　　仿真結(jié)束后，可以將結(jié)果直接反標(biāo)回電路，并且自動(dòng)產(chǎn)生一個(gè)新的原理圖，方便仿真調(diào)用區(qū)分，這個(gè)功能使得優(yōu)化仿真的流程更加簡(jiǎn)便。

　　2.4 結(jié)果對(duì)比

　　本次仿真結(jié)果同工藝庫(kù)中的電感的頻率特性進(jìn)行了比較，同時(shí)同樣的例子通過(guò)第三方的電磁仿真軟件也進(jìn)行了仿真。結(jié)果比較如圖9所示。

圖9  仿真結(jié)果比較

　　通過(guò)結(jié)果比較可知，仿真結(jié)果跟現(xiàn)在行業(yè)常用的電磁仿真軟件相差無(wú)幾，但是仿真速度和軟件的易用性優(yōu)勢(shì)非常明顯。因此是射頻研發(fā)工程師提高研發(fā)和優(yōu)化速度的非常實(shí)用的工具。

3 3DEM在實(shí)際項(xiàng)目中的應(yīng)用

　　上面幾部分介紹了3DEM應(yīng)用于片上電感的電磁仿真方法，3DEM的優(yōu)勢(shì)不僅在仿真單個(gè)電感，而是在具體電路設(shè)計(jì)中，直接選取電路版圖的一部分進(jìn)行電磁仿真。這樣不僅可以直接對(duì)感興趣的任意版圖部分進(jìn)行電磁仿真，并且可以避免單獨(dú)提取版圖這一難題。仿真結(jié)果更接近實(shí)際工作情況，電路性能的仿真結(jié)果更具可信度。下面就以HDMI 2.1項(xiàng)目研發(fā)中的LC-VCO模塊的電磁仿真為例，介紹3DEM的應(yīng)用。

　　功能的驗(yàn)證由兩部分組成：首先只選取電感的版圖，3DEM仿真并與工藝庫(kù)中的參數(shù)進(jìn)行比較；然后選取電感加連線延伸部分，仿真帶寄生參數(shù)的電感參數(shù)，同時(shí)與原電感參數(shù)進(jìn)行比較。圖10給出了這兩種仿真的版圖選取區(qū)域的不同，圖11給出了仿真結(jié)果。

圖10  仿真區(qū)域選擇

圖11  3DEM與工藝庫(kù)及連線寄生結(jié)果比較

　　通過(guò)以上仿真比較發(fā)現(xiàn)，電感之外的連線引入了相對(duì)比較大的寄生參數(shù)，這在射頻設(shè)計(jì)中是非常重要的。因?yàn)長(zhǎng)C-VCO的頻率調(diào)節(jié)范圍本來(lái)就很小，如果電感參數(shù)的估計(jì)偏差較大，很可能最后震蕩頻率會(huì)跳出頻率調(diào)節(jié)范圍，從而無(wú)法到目標(biāo)頻率。3DEM精確的寄生參數(shù)仿真結(jié)果，可以讓研發(fā)人員準(zhǔn)確的調(diào)整VCO的設(shè)計(jì)，從而使得頻率調(diào)節(jié)范圍可以很好的覆蓋目標(biāo)頻率。仿真的結(jié)果已經(jīng)得到測(cè)試芯片的驗(yàn)證，從而驗(yàn)證3DEM仿真的準(zhǔn)確性。

4 結(jié)論

　　通過(guò)單獨(dú)電感和具體VCO的實(shí)例，熟悉集成與Virtuoso的3DEM的電磁仿真軟件的性能。通過(guò)對(duì)仿真結(jié)果的對(duì)比發(fā)現(xiàn)，3DEM具有仿真方法簡(jiǎn)便，仿真速度快并且結(jié)果精度與流行的電磁仿真軟件相差無(wú)幾。因此3DEM是射頻器件的建模仿真非常好的選擇。

　　參考文獻(xiàn)

　　[1] 劉小茶.片上螺旋電感的電磁特性分析[D].上海：上海交通大學(xué)，2006.

　　[2] 盧磊，周鋒，唐長(zhǎng)文，等.中心抽頭差分電感的等效模型和參數(shù)提取[J].半導(dǎo)體學(xué)報(bào)，2006，27(12)：2150-2154.

　　[3] RAMIREZ A Z.Power distribution network analysis using semi irregular plane shape approach and via modeling[C].2015 16th Latin-American Test Symposium(LATS)，2015：1-6.

　　[4] SAVIC J，ARIA P，PRIEST J，et al.Electrical performance assessment of advanced substrate technologies for high speed networking applications[C].2009 59th Electronic Components and Technology Conference，2009：1193-1199.

　　[5] YU T，CHEN J，SHIH C.Efficient methodology for modeling structure of high-speed long transmission lines[C].Electrical　Performance of Electronic Packaging and Systems(EPEPS)，2015 IEEE 24th，2015：113-116.

　　[6] SINGH S，KUKAL T.Timing skew enabler induced by fiber weave effect in high speed HDMI channel by angle routing technique in 3DFEM[C].Electrical Performance of Electronic Packaging and Systems(EPEPS)，2015 IEEE 24th，2015：163-166.