內容提要：
· 新一代Virtuoso 模擬設計環境（ADE），助力工程師探索、分析并驗證是否達到設計目標，確保周期內設計目標的一致性
· Virtuoso版圖工具在大型芯片版圖設計中的縮放、平移及圖形生成方面的性能提速達 100 倍之多
2016年4月13日，中國上海 —— 楷登電子（美國 Cadence 公司，NASDAQ: CDNS）今日發布新一代Virtuoso? 設計平臺，可以為設計師實現平均達10倍的全平臺性能和容量的提升。該平臺包括采用多項新技術的Cadence? Virtuoso 模擬設計環境（ADE）工具，和進一步提高性能的Cadence Virtuoso 版圖工具， 來全面地應對汽車安全、醫療器械及物聯網（IoT）應用的需求。
如需了解關于Virtuoso ADE產品套件的更多信息，請訪問www.cadence.com/news/virtuosoade。如需了解關于Virtuoso版圖套件的更多信息，請訪問www.cadence.com/news/virtuosols。
新一代Virtuoso ADE產品套件
自1991年伊始，Virtuoso? 技術與工具平臺就已在定制化IC和模擬設計的前端中被廣泛采用，25年中，Virtuoso平臺幫助無以數計的工程師和IC設計制造商將創新的設計在產品中實現并投放市場。現在，不斷涌現的全新行業標準、先進工藝節點設計及更高的系統設計要求帶來了一系列挑戰，新一代 Cadence Virtuoso ADE 產品套件應運而生，助力工程師充分探索、分析并驗證其設計，確保全周期內設計目標的一致性。數據處理能力的增強表現在加載數據庫超過 1 GB 的波形文件時速度最快可提高 20 倍；同時其版本管理和設置文件的加載性能最高可提升 50 倍。套件的關鍵技術包括：
· Virtuoso ADE探索工具（Virtuoso ADE Explorer）：快速、精確的實現設計參數實時調節；自動生成 合格／不合格設計的數據列表；提供了完整的工藝角及蒙特卡羅隨機抽樣統計環境用于檢測并修復工藝隨機變化問題
· Virtuoso ADE 組裝工具（Virtuoso ADE Assembler）：助力工程師分析不同工藝－電壓－溫度（PVT）參數組合下的設計性能，并提供基于圖形用戶界面（GUI）的驗證方案，幫助設計師更方便的進行條件性和相關性的仿真
· Virtuoso ADE驗證工具（Virtuoso ADE Verifier）：模擬驗證技術的重大進步。集成儀表板可幫助工程師輕松進行設計驗證，確保全部模塊都符合整體設計規范
“全新Virtuoso ADE驗證工具技術與Virtuoso ADE組裝工具技術具備設計規劃能力，讓設計團隊更加高效”，華為海思圖靈處理器業務部副總經理刁焱秋說，“我們是全新Cadence Virtuoso ADE產品套件的早期客戶之一，這一套件幫助我們將模擬IP驗證效率提升了近30%，驗證發現的問題數量減少了一半。套件的全新功能將令我們的智能手機和網絡芯片項目獲益匪淺。”
Virtuoso版圖工具性能提升
增強的Virtuoso 版圖套件通過加速性能和效率來應對復雜版圖帶來的挑戰，用于器件、單元、模塊及芯片級的全定制模擬、數字與混合信號設計。最新版本在以下功能得到增強：
· 圖形渲染性能：大版圖上縮放、平移、及圖形顯示的速度可提高 10 －100 倍
· 模塊生成器（ModGen）：采用交互式圖形處理流程，ModGens 的實時定制更為直觀、簡單；新版本的模塊生成器現在還支持設計單元的同步克隆，產生的版圖單元具有相同的物理特性，如晶體管的長度和寬度。這樣的話，版圖設計師只需要設計一次并重復使用。
· 創新結構化器件級布線：結構化的器件級布線功能可實現最高 50 % 的布線效率提升
“25年以來，客戶一直都非常信任Cadence Virtuoso平臺，基于該平臺每年有數以千計的設計流片，”Cadence 全定制IC 與 PCB 部門高級副總裁兼總經理 Tom Beckley 表示。“目前，業內對全定制設計的需求空前強烈，很多設計愈加復雜，我們要進一步簡化設計過程，從而幫助客戶滿足進度要求，按時完成設計。新一代Virtuoso平臺的推出使高速、精確的全定制設計成為可能，再次證實了 Cadence 在全定制設計前沿領域的創新能力。”