2012 年3 月6日–MathWorks今日宣布推出HDL Coder，該產品支持MATLAB 自動生成HDL 代碼，允許工程師利用廣泛應用的MATLAB 語言實現FPGA 和ASIC 設計。MathWorks 還宣布推出了HDL Verifier，該產品包含用于測試FPGA 和ASIC 設計的FPGA 硬件在環功能。有了這兩個產品，MathWorks 現在可提供利用MATLAB 和Simulink 進行HDL 代碼生成和驗證的能力。

    MathWorks 嵌入式應用程序和認證部經理Tom Erkkinen 說：“世界各地的工程師都在使用MATLAB 和Simulink 來設計系統和算法。現在，有了HDL Coder 和HDL Verifier，他們在開發FPGA 和ASIC 設計時再也不用手動編寫HDL 代碼，也不再需要手寫HDL測試平臺了。”

    HDL Coder 利用MATLAB 功能和Simulink 模型生成可移植和可綜合的VHDL 和Verilog 代碼，可用于FPGA 編程或ASIC 原型開發和設計。因此，工程師隊伍現在可以立即識別出針對硬件實現的最佳算法。Simulink 模型和所生成HDL 代碼之間的可追溯性同時也支持開發遵循DO-254 和其他標準的高完整性應用程序。

   Xilinx 全球營銷和業務發展部高級副總裁Vin Ratford說：“HDL Coder 提供與Xilinx ISE 設計套件的集成通道，創建了一種按鈕式工作流程，這樣，使用MathWorks 產品的算法開發人員開發面向Xilinx FPGA 的應用就更加容易了。這種集成化使得我們的共同客戶能夠訪問大量經過Xilinx優化的IP組合，進一步提高了他們的生產率。”

   HDL Verifier 目前支持Altera 和Xilinx FPGA 開發板的FPGA 硬件在環驗證。HDL Verifier 提供協同仿真界面，能將MATLAB 和Simulink 與Cadence Incisive、Mentor Graphics ModelSim 以及Questa HDL 等仿真程序聯結。有了這些功能，工程師可以迅速驗證HDL 實現是否符合MATLAB 算法和Simulink 系統規格。

    Altera 公司產品及企業營銷副總裁Vince Hu 指出：“隨著越來越多的行業采用FPGA，

    設計師需要一種方法來彌合系統模型和FPGA 設計之間的驗證差距。HDL Verifier 將系統模型與FPGA 結合一起，使得工程師能夠使用Altera FPGA 和Simulink 進行FPGA 硬件在環驗證。這個工作流程縮短了驗證周期，同時也幫助工程師在芯片實現方面樹立了更強的信心。”

HDL Coder：HDL Workflow Advisor 提供自定義和優化HDL 代碼的選項，并能直接從MATLAB 中自動進行FPGA 編程。

價格和上市時間：

HDL Coder 和HDL Verifier 即將上市。

·        HDL Coder 在美國的定價為10,000 美元起。有關詳細信息，請訪問產品網站：www.mathworks.com/products/hdl-coder.

·        HDL Verifier 在美國的定價為3,250 美元起。有關詳細信息，請訪問產品網站：www.mathworks.com/products/hdl-verifier.

關于MathWorks

    MathWorks 是數學計算軟件領域世界領先的開發商。它所推出的MATLAB 是一種用于
算法開發、數據分析、可視化和數值計算的程序設計環境，被稱為“科學計算的語言”。Simulink 是一種圖形環境，可用于對多域動態系統和嵌入式系統進行仿真和基于模型的設計。全球的工程師和科學家們都依賴于MathWorks 公司所提供的這些產品家族，來加快在汽車、航空、電子、金融服務、生物醫藥以及其他行業的發明、創新及開發的步伐。MathWorks 產品也是全球眾多大學和學術機構的基本教研工具。MathWorks 創建于1984 年，總部位于美國馬薩諸塞州的內蒂克市(Natick, Massachusetts)，在全球15 個國家/地區擁有2,200 多名員工。

    有關詳細信息，請訪問www.mathworks.cn。