頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 降低FPGA設計的功耗是一種協調和平衡藝術 采用FPGA進行低功耗設計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統設計、軟件算法、功耗分析工具及個人設計方法都會對產品功耗產生影響。值得注意的是,如果使用不當,有些方法反而會增加功耗,因此必須根據實際情況選擇適當的設計方法。 發表于：4/1/2012 基于FPGA的數字交換系統的設計與實現 本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規模局域網的數字交換機。FPGA的使用在保證了性能提高的同時，在復雜度和擴展性方面也有了明顯的改進。 發表于：4/1/2012 捷聯慣性組合導航系統的工程設計 捷聯慣導系統是將加速度計和陀螺儀沿載體坐標系安裝，在進行導航參數計算時，需要是導航坐標系中的量。因此應先將慣性器件測得的比力和角加速度誤差補償后送入計算機進行實時計算，可以得到將比力從載體坐標系轉換到導航坐標系的姿態矩陣。通過姿態矩陣可以確定載體的姿態信息。姿態矩陣常用的即時修正方法有歐拉角法、方向余弦法和四元數法，設計采用四元數法。為進行導航解算，選取地理坐標系為導航坐標系，三軸分別指向東向、北 發表于：4/1/2012 基于Logistic映射PN序列的FPGA實現 偽噪聲序列(PN序列)可應用于擴頻通信、信息加密、計算機仿真等領域。PN序列發生器需要一個隨機信號源和一系列的離散、量化算法及其硬件實現技術。確定性的混沌可以復制，具有長期不可預測性，且很難區分一個信號是來自于非確定性系統還是混沌系統。因此,混沌滿足密碼系統設計的基本原則，利用混沌系統作為PN序列的信號源已引起了國內外學者的廣泛關注與研究。 發表于：3/31/2012 用FPGA實現Nios II嵌入式系統配置技術 本文主要根據Altera公司手冊及以前的經驗，設計和完成了一種新的FPGA配置文件下載更新的方法。其主要原理是在每次啟動系統時，由配置控制器從Flash中讀出FPGA配置文件，再下載到FPGA中以完成器件的配置功能。當系統需要升級更新FPGA配置文件時，可通過網絡或者由主機通過JTAG(Joint Test Action Group)接口(未聯網時)將配置文件發送給基于Nios II處理器的嵌入式系統中，由Nios II處理器更新系統中的Flash。 發表于：3/31/2012 基于Spartan3在SoPC上實現波形發生器 SoPC可編程片上系統是一種特殊的嵌入式微處理器系統。首先，它是片上系統（SoC），即由單個芯片完成整個系統的主要邏輯功能；其次，它是可編程系統，以FPGA為硬件基礎，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件系統在線可編程的功能。 發表于：3/31/2012 混合信號FPGA的智能型驗證流程 為了因應市場對于較高性能、較小的系統尺寸及降低成本和電源的需求，系統設計者正將較高層級的混合信號功能整合在他們的系統單芯片（SoC）設計中。 發表于：3/31/2012 在嵌入式設計中降低CPLD的功耗 從事便攜式或手持產品設計的工程師都明白對于如今的設計，最大限度地降低功耗是必不可少的要求。但是，只有經驗豐富的工程師理解盡可能地延長系統的電池壽命的那些微妙但又重要的細節。 發表于：3/30/2012 一種基于CPLD的單片機與PCI接口設計解決方案 8位單片機在嵌入式系統中應用廣泛，然而讓它直接與PCI總線設備打交道卻有其固有缺陷。8位單片機只有16位地址線，8位數據端口，而PCI總線2.0規范中，除了有32位地址數據復用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號線。 發表于：3/30/2012 德州儀器推出裸片解決方案，拓展小量半導體封裝選項 日前，德州儀器(TI) 宣布推出最新擴展型裸片半導體封裝選項。TI 裸片解決方案允許客戶訂購少至10 片的器件，滿足原型設計需求，也可訂購更大數量的華夫式托盤（waffle trays），滿足制造需求。裸片選項可在更小面積中集成多種功能，且隨著電子產品及系統迅速向小型化和集成化方向發展，TI 裸片選項可幫助客戶通過應用多芯片模塊(MCM) 與系統級封裝(SiP) 設計出更小外形的終端設備。 發表于：3/29/2012 ?…296297298299300301302303304305…?
