頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 StratixIVGT:100G開發方案 Altera公司的StratixIV40nmFPGA包括StratixIVE、StratixIVGX和StratixIVGT三個系列，具有最高的密度（680k邏輯單元（LE），22.4Mbits嵌入式存儲器和1360個18×18乘法器），較佳的性能以及最低的功耗，系統帶寬（8.5Gbps）的48個高速收發器，以及1067Mbps(533MHz)DDR3存儲器接口)達到了前所未有的水平，并具有較好的信號完整性，適合無線通信固網、軍事、廣播等其他最終市場中的高端數字應用。文章介紹了StratixIV 發表于：4/13/2012 基于FPGA和NiosII的MPEG-4視頻播放器 本系統在NiosII和FPGA構成的SOPC平臺上，使用NiosII的用戶自定義指令以硬件邏輯方式實現MPEG-4解碼中的IQ、IDCT、MC等計算復雜、高度耗時的功能模塊，極大地提高解碼速度。從而在以GPL協議發布的XviDCodec基礎上，實現SimpleProfile視覺框架下，L1級、QCIF(177×144分辨率)、25fps的MPEG-4實時解碼，并通過DMA方式在LCD上加以顯示。 發表于：4/12/2012 Lattice ispClock5400D六輸出時鐘分配解決方案 Lattice公司的ispClock5400D是用于時鐘分配的在系統可編程的超低抖動的零延遲通用扇出的緩沖器,集成了超低抖動時鐘源CleanClockPLL和FlexiClock輸出區塊,可編程差分輸出標準,單個使能控制:LVDS,LVPECL,HSTL,SSTL,HCSL,MLVDS.主要用在SERDES的低成本時鐘源,ATCA,MicroTCA,AMC,PCIExpress以及差分時鐘分配等.本文介紹了ispClock5400D系列主要特性,功能方框圖,以及ispClock5400D評估板主要特性,電路圖和材料清單(BOM). 發表于：4/12/2012 意法半導體（ST）關于仲裁裁決的聲明 意法半導體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）宣布，2012年4月5日，意法半導體被根據國際商會(“ICC”)仲裁規則成立的仲裁庭裁定向恩智浦（荷蘭）半導體有限公司("NXP")支付約5900萬美元。 發表于：4/12/2012 純晶圓代工廠商可以寄望2012年實現兩位數增長 據IHS iSuppli公司的半導體制造與供應市場追蹤報告，盡管面臨諸多挑戰，但iPad和iPhone等暢銷平板電腦及智能手機中的芯片含量增加，以及新型超薄Ultrabook的出現，將提高今年全球半導體代工產業的增長速度。 發表于：4/11/2012 Synopsys推出最新版Synplify FPGA綜合軟件 提供新的高可靠性功能并提高基于FPGA原型驗證的效能 全球領先的電子器件和系統設計、驗證和制造軟件及知識產權（IP）供應商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：推出其最新版的Synplify Pro® 和Synplify® Premier現場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產品包括改進的綜合算法，它將運行時間提速最高達30%。此外，Synplify Premier軟件通過一種新的容錯并繼續功能而得到增強，以滿足FPGA設計師對快速周轉時間的需求；該軟件能使設計師在最后的硬件描述語言（HDL）編譯環節生成一份報告，并修正所有源自丟失或不正確設計定義的錯誤，而不是逐一修改每個錯誤并重新運行編譯步驟；這種功能力對那些可能對HDL代碼不熟悉的SoC原型設計師至關重要。此外，通過采用一個先進的功能組合，新的Synplify Premier軟件版本進一步推進在一個FPGA設計中自動化建立高可靠性和故障容忍流程，這些先進功能包括可選擇性的三重模組化冗余（TMR）、故障容忍和錯誤修正碼（ECC）存儲器和用于檢測和修正軟錯誤的Hamming-3編碼。 發表于：4/11/2012 全方位解析Qsys系統集成工具——幫您解決三大尖銳問題 在采用FPGA進行設計時，您的設計團隊規模是不是越來越大?您是否花費很多時間來嘗試重新使用其他人的設計?您是否花費大量的時間來進行驗證?如果是，那您一定要集中精力，接下來Altera亞太區產品市場經理謝曉東將介紹Altera如何幫助您解決這三個尖銳問題。 發表于：4/11/2012 Altera的FPGA OpenCL計劃大幅度縮短了早期試用客戶的開發時間 Altera公司今天宣布，goHDR作為FPGA OpenCL計劃的早期試用客戶，通過Altera的FPGA OpenCL計劃，大幅度縮短了開發時間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導入到OpenCL標準中，不到一星期的時間便在FPGA中實現了這些代碼——使用傳統的HDL流程，這一過程一般需要3到6個月的時間。 發表于：4/11/2012 Microsemi發布用于工業和醫療LCD顯示器的 SmartFusion cSoC參考設計 致力于提供幫助功率管理、安全、可靠與高性能半導體技術產品的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布提供基于SmartFusion®可定制系統級芯片(customizable system-on-chip，cSoC) 的工業和醫療應用LCD顯示器參考設計。靈活的cSoC架構使得產品開發人員能夠支持種類繁多的LCD面板配置選項，而且能夠以具有成本效益的遠程方式改變LCD驅動器功能，支持產品升級。此外，新平臺支持開放式圖形庫安全關鍵性應用版本(Open Graphic Library Safety Critical，OpenGL SC)，這是開發安全關鍵性嵌入式顯示系統的相關行業標準。 發表于：4/11/2012 Cadence 低功耗、高端節點數字技術應用于SMIC 40納米參考流程 全球電子設計創新領先企業 Cadence 設計系統公司 （NASDAQ: CDNS）今天宣布，全球領先的晶圓廠之一中國中芯國際集成電路制造有限公司（SMIC）推出一款采用 Cadence Encounter 數字技術和 SMIC 40納米生產工藝的低功耗、高端工藝節點 IC 設計參考流程。該參考流程為設計團隊進行復雜 SoC 設計提供了一個可預測的快速解決方案，可應用于類型廣泛的低功耗產品，包括諸如平板電腦和智能手機等最新消費電子產品。 發表于：4/10/2012 ?…293294295296297298299300301302…?
