頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 數字中頻與FPGA 所謂中頻，顧名思義，是指一種中間頻率的信號形式。中頻是相對于基帶信號和射頻信號來講的，中頻可以有一級或多級，它是基帶和射頻之間過渡的橋梁。 發表于：4/24/2012 賽靈思28nm：點燃設計創新的激情 2012年3月1日，賽靈思公司宣布全球第一片28nm FPGA芯片(7K325T) 成功量產！該里程碑式信息的發布，是賽靈思繼已成功交付數以千計的最新7系列產品樣片之后， 再次為可編程行業樹起的另一個史無前例的從流片到量產最快的里程。這一成就使賽靈思的客戶能夠借助這一批量生產的新器件， 比以往任何時候都更快地開始投產自己的產品， 同時也能比以往任何時候更快地滿足他們的客戶的需求。 發表于：4/24/2012 基于DSP＋FPGA嵌入式結構的便攜數字存儲示波表設計 在實時信號處理系統中，通常底層的信號預處理算法處理的數據量大，對處理速度的要求高，但運算結構相對比較簡單，適于用硬件實現；而高層處理算法的特點是數據量較少，但算法的控制結構復雜，適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現。本設計因此采用DSP＋FPGA結構同時兼顧速度及靈活性，其中底層FPGA硬件完成數據采樣、信號頻率/周期測量以及波形顯示控制等功能，而上層DSP軟件則負責實現數據編碼、波形恢復計算及人機界面的處理。 發表于：4/24/2012 數字頻率合成器的FPGA實現 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現數字頻率合成器的工作原理、設計思路、電路結構和仿真結果。 發表于：4/24/2012 利用Freeze技術的FPGA實現低功耗設計 基于閃存的全功能可編程FPGA越來越多地成為便攜式市場的首選解決方案。這些新出現的產品滿足便攜式市場嚴格的設計要求,例如以ASIC的單位成本,獲得低功耗、最大的設計安全性、小的外形尺寸、上電即用以及快速面市的好處。 發表于：4/23/2012 基于EFM32TG840 的便攜式心率計 在消費電子領域，便攜式電子產品由于體積小、質量輕的特點越來越受到消費者的喜愛，已成為人們生活中不可缺少的部分。基于這個思路，我們設計了一款便攜式心率計，它可以替代用脈搏聽診器等進行測量的傳統方法，使用非常方便。該產品主要包括三個部分：信號的采集、數據處理以及LED 顯示和報警電路。 發表于：4/23/2012 Cortex-M1：面向FPGA的解決方案 今天，業界的兩大發展趨勢正在聚合。首先是嵌入市場繼續向32位處理器發展，其次是FPGA作為靈活且具成本效益的平臺，越來越多地用于實現高性能嵌入系統的快速設計。這兩種趨勢相結合，正在推動市場對使用可編程邏輯實現32位處理器的需求。 發表于：4/23/2012 DSP和FPGA的電視觀瞄系統設計 FPGA的基準時鐘為來自DSP輸出的32MHz時鐘，經過片內數字時鐘網絡(PLL)，可以得到系統所需要的多種時鐘。圖文混合主要是控制觀瞄系統顯示屏的顯示內容與相應的位置。利用EP2S30F484的內部RAM配置了許多獨立的小RAM塊，DSP根據不同的控制命令向這些RAM塊寫入不同的顯示內容。FPGA再根據顯示位置的分布，以記數的方式在屏幕上控制顯示內容輸出，達到圖文混合。 發表于：4/23/2012 采用靈活的汽車FPGA提高SoC級集成和降低物料成本 汽車設計的商業方面正變得越來越重要。在一項基于 391 種不同尺寸設計的哈佛大學研究中人們發現，平均 ASIC SOC 設計需要十四到二十四人月，而平均 FPGA 設計則需要六到十二人月。這是在開發時間方面存在的 55% 的平均差距，這表示可以通過 FPGA 設計加快時間關鍵設計的上市速度，同時還可降低設計成本和開銷。另一項通常不被計入開發成本公式的主要因子是 NRE（非重發性設計成本）和掩膜費用。在 90 納米工藝技術節點上，一套 ASIC SOC 掩膜組的平均成本在 100 萬美元到 150 萬美元之間，而這些成本隨每次工藝尺寸的縮小而加倍。同時，由于采用這些更小技術進行設計的復雜度提高，因缺陷或版圖問題而必須對 ASIC SOC 設計進行芯片改版的機會亦提高至接近 40%。* 設計工程師必須把這兩個問題結合在一起看作一種潛在風險和附加成本。這可能是為什么 2000 年至 2003 年間全球 ASIC 設計啟動減少約 50% 并繼續逐年下降的關鍵原因之一。 發表于：4/22/2012 基于多晶鑄錠工藝的準單晶技術系統性總結 準單晶（MonoLike）是基于多晶鑄錠的工藝，在長晶時通過部分使用單晶籽晶，獲得外觀和電性能均類似單晶的多晶硅片。這種通過鑄錠的方式形成單晶硅的技術，其功耗只比普通多晶硅多5%，所生產的單晶硅的質量接近直拉單晶硅。 發表于：4/20/2012 ?…290291292293294295296297298299…?
