頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于流水線技術的并行高效FIR濾波器 數字濾波器可以濾除多余的噪聲，擴展信號頻帶，完成信號預調，改變信號的特定頻譜分量，從而得到預期的結果。數字濾波器在DVB、無線通信等數字信號處理中有著廣泛的應用。在數字信號處理中，傳統濾波器通過高速 發表于：8/6/2012 設計基于 FPGA的MAC子系統，打造與眾不同的WiMAX產品 技術要求和商業需求正促使WiMAX無線網絡技術快速升溫。通信行業面臨著進一步降低無線通信網絡成本的巨大壓力，而實現這一點的一個可能方法就是提高目前的移動網絡中使用的無線頻譜的使用效率。綜合利用一系列 發表于：8/6/2012 Cypress CY8CKIT-036 PSoC熱管理解決方案 Cypress公司的CY8CKIT-036PSoC熱管理擴展板用來評估系統的熱管理功能和PSoC架構的能力,支持多達4線風扇的控制,六個不同模擬和數字傳感器組合的溫度檢測,基于EEPROM的數據記錄,I2C/SMbus/PMbus主接口,熱區管理(溫度和風扇速度的關系),檢測熱和冷卻故障或告警的算法.典型解決方案包括多個器件如CPLD,混合信號ASIC和/或有限功能以及剛性分立器件.本文介紹了CY8CKIT－036PSoC熱管理擴展板主要功能,框圖,熱管理功能(TME)功能框圖以及擴 發表于：8/6/2012 基于FPGA的卷積碼Viterbi譯碼器性能研究 卷積碼是一種前向糾錯控制(ForwardErrorControl，FEC)編碼方式，其特點是接收端根據接收碼字自動檢測和糾正信道傳輸引入的錯誤。由于FEC方式不需要反饋信道，譯碼實時性比較好，控 發表于：8/2/2012 用模塊化設計方法實現FPGA動態部分重構 基于FPGA動態可重構技術將設計從一個純空間的數字邏輯系統轉換為在時間、空間混合構建的數字邏輯系統。這種技術是數字系統設計方法、 設計思想的變革，使FPGA資源利用率成倍提高。目前我國在FPGA可重構技術方面開展的研究很少。本論文闡述了采用模塊化設計實現FPGA動態部分重構 的方法，能夠使FPGA部分邏輯功能重新配置過程中，其余部分邏輯功能正常運行，即實現了FPGA邏輯功能的動態部分重構。 發表于：8/2/2012 G.726語音編解碼在SoPC系統中的實現 G.726是ITU前身CCITT于1990年在G.721和G.723標準的基礎上提出的關于把64kbps非線性PCM信號轉換為40kbps、32kbps、24kbps、16kbps的ADPCM信號的 發表于：8/2/2012 基于FPGA+ARM的圖像采集傳輸系統 本文介紹了用ARM和FPGA實現的一個實時圖像采集傳輸系統的設計方案，本系統設計方案采用FPGA技術來為作物識別、雜草識別等圖像處理算法的實時實現提供了平臺。 發表于：8/1/2012 基于FPGA的步進電機控制器 本文的創新點為將該步進電機控制器的控制字和分頻系數映射在主控制器(DSP或單片機等)的內存空間，控制時僅需對其進行寫操作，使步進電機的控制變得 簡單方便；而且，可節省主控制器(DSP或單片機等)的外圍資源，減少板上負載。系統中可以加入電機運行總步數控制寄存器及其電路、加速度寄存器及其控制 電路等，打造一個更智能的步進電機控制器。 發表于：8/1/2012 基于FPGA的相檢寬帶測頻系統 作者：西安電子科技大學信息處理研究所秦紅波鄭珍周渭王海在電子測量技術中，頻率測量是最基本的測量之一。常用的測頻法和測周期法在實際應用中具有較大的局限性，并且對被測信號的計數存在±1個字的誤 發表于：8/1/2012 基于Verilog HDL設計實現的乘法器性能研究 摘要：本文在設計實現乘法器時，采用了4-2和5-2混合壓縮器對部分積進行壓縮，減少了乘法器的延時和資源占用率；經XilinxISE和QuartusII兩種集成開發環境下的綜合仿真測試，與用Ver 發表于：8/1/2012 ?…263264265266267268269270271272…?
