頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Altera率先在業界推出全系列28nm FPGA產品 Altera公司(NASDAQ: ALTR)今天宣布，開始成品發售28-nm FPGA系列所有三種產品，包括，Stratix® V、Arria® V和Cyclone® V 器件。Altera 最新發售低成本、低功耗產品系列中容量最大的Cyclone V FPGA，為業界樹立了新里程碑。通過此次發布，Altera率先提供經過優化的產品級解決方案，包括全系列高端、中端和低成本FPGA，設計滿足用戶的各種產品設計需求，突出其產品優勢，從而也保持了公司在28-nm的技術領先優勢。 發表于：9/6/2012 基于FPGA的織機遠程監測系統的設計與實現 選用FPGA來控制織機監測系統的外圍電路，以Altera公司的Cyclone EP1C12Q240作為核心芯片，EPCS4作為系統的配置芯片，在SoPC上集成了軟核CPU、鎖相環、存儲器、I/O接口及可編程邏輯，并在Quartus II和Nios II IDE平臺上運行。通過在某紡織廠現場系統調試，實現了對織機的實時監測，達到了預期的目的。 發表于：9/5/2012 基于DSP和FPGA的高性能通用并行彈載計算機設計與實現 基于DSP的高性能通用并行彈載計算機設計與實現,摘要：為滿足彈上信號處理領域不斷增長的任務需求并適應不同的應用場合，設計高性能通用并行計算機，進而構建各類信號處理系統是一種趨勢。基于時共享總線和分布式兩種并行結構的理論分析，結合信號處理系統的特點， 發表于：9/5/2012 基于DSP和CPLD的伺服運動控制器研究 基于DSP的伺服運動控制器研究,1 引 言 運動控制器是數控機床、機器人等一類機電一體化設備中常用的核心運動控制部件。現代數控技術對運動控制系統的開放性、實時性、加工速度和精確度等性能指標提出了越來越高的要求。隨著集成電路技術、微電子 發表于：9/5/2012 基于FPGA IP核的FFT實現 在利用FFT IP核進行FFT算法實現的同時，對仿真結果做了全面分析，由于IP核的可塑性很強，增加了芯片的靈活性。使用Altera FFT的IP Core大大減少了產品的開發時間，Altera還可進一步實現加窗功能，甚至DDC部分(單端信號向I／Q轉換)整合到其FFT處理器模塊中，能進一層次簡化開發的流程，在今后實際工程應用中高效利用。 發表于：9/5/2012 基于SOPC數據采集與控制系統的設計 基于SOPC技術設計了一個綜合應用系統；實現了鍵值數據采集、顯示，并將采集到的數據通過串口送給上位機；也可以接收上位機送來的數據，控制點亮相應的二極管且將接收到的數據顯示在數碼管上。系統硬件由FPGA及外圍電路組成，采用了性能優良的NiosII軟核處理器；軟件在Altera公司的軟件集成開發工具NiosIIIDE下應用C語言編程。該系統工作可靠，在實際的應用設計中有一定的參考價值。 發表于：9/5/2012 基于Verilog的FPGA與USB 2．0高速接口設計 在高速的數據采集或傳輸中，目前使用較多的都是采用USB 2．0接口控制器和FPGA或DSP實現的，本設計在USB 2．0接口芯片CY7C68013的Slave FIFO模式下，利用FPGA作為外部主控制器實現對FX2 USB內部的FIFO進行控制，以實現數據的高速傳輸。該模塊可普遍適用于基于USB 2．0接口的高速數據傳輸或采集中。 發表于：9/4/2012 基于FPGA直接數字頻率合成兩種控制電路設計 本文介紹了利用FPGA 器件實現直接數字頻率合成的兩種控制電路方案，即采用相位累加器和比例乘法器實現控制。介紹了它們工作原理和設計實現。控制電路設計采用VHDL 語言和原理圖相結合的形式，在FPGA 芯片EPF10K 片內實現。由此控制電路組成的直接數字頻率合成與單片機相結合，可以方便、靈活和準確地實現信號發生器。 發表于：9/3/2012 基于FPGA的改進型分組交織器的設計與實現 本文分析了交織器在Turbo碼中的作用，以及分組交織器[2]存在的缺陷，提出一種改進型的分組交織器，即交織深度和寬度可控的分組交織器的設計方法。該交織器可根據數字通信中信道的實際特性，做到交織矩陣深度和寬度可控，能夠更好的滿足不同幀長度數據傳輸的要求，從而達到最佳的抗突發連續錯誤的目的。 發表于：8/30/2012 Lattice LPTM10-12107平臺管理器開發方案 Lattice公司的LPTM10－12107是平臺管理器,內部有48個宏單元CPLD,集成了板電源管理如熱插拔,加電順序,監測,復位產生,調整和富余度)以及數字板管理工能如復位子系統,非易失性誤差記錄,無縫邏輯,板數字信號監測和控制,系統總線接口等),提供12個單獨模擬輸入通路,監測多達12個電源測試點,每個電源輸出電壓采用數字閉環控制模式,在各種負載條件下誤差0.5%內.本文介紹了Lattice平臺管理器主要特性,方框圖,典型應用以及Lattice平臺管理器開 發表于：8/30/2012 ?…258259260261262263264265266267…?
