頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 嵌入式系統設計中FPGA問題 FPGA是今天許多要求最嚴苛的嵌入式系統設計的重要元件。由于FPGA器件的價格大幅下跌，加上為設計人員帶來的便利性和靈活性，FPGA在競爭激烈的全球市場上嵌入式設計產品的應用中日益增加并不足為奇。 發表于：7/26/2012 Rambus和GLOBALFOUNDRIES展示在28納米硅晶測試芯片上取得的非凡性能和功耗表現 Rambus公司（納斯達克股票代碼:RMBS）和GLOBALFOUNDRIES今天宣布兩種獨立的基于內存架構的硅晶測試芯片的合作成果。第一種測試芯片提供了針對智能手機和平板電腦等移動設備存儲器應用的解決方案。第二種測試芯片展示了面向服務器等計算主存儲器應用的解決方案。這兩款測試芯片均采用GLOBALFOUNDRIES的28納米超低功率（28nm-SLP）制程，為目前先進的系統單芯片（SoC）發展提供最省電及最高性能的模擬/混合訊號的產品，功耗及性能方面更是超出預期。 發表于：7/26/2012 一種基于FPGA的慢門限恒虛警處理電路 雷達信號的檢測多是在干擾背景下進行，如何從干擾中提取目標信號，不僅要求有一定的信噪比，而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分，慢門限恒虛警處理主要是針對接收機熱噪聲，文中介紹一種基于FPGA嵌入式設計的慢門限恒虛警處理電路，給出了仿真模型及仿真結果，并已將其用于某檢測器中，取得了良好的經濟效益。 發表于：7/25/2012 基于CPLD的PLC背板總線協議接口芯片的設計 設計了一組基于CPLD的PLC背板總線協議接口芯片，協議芯片可以區分PLC的背板總線的周期性數據和非周期性數據。詳細介紹了通過VerilogHDL語言設計狀態機、協議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩定的試驗結果驗證了協議芯片設計的可行性。 發表于：7/25/2012 基于DSP和CPLD的PCI高速測控系統結構的研究 隨著數字信號處理芯片性價比的不斷提高，數字信號處理的應用領域飛速發展，同時Pentium高速CPU的出現，要求有極高的數據通量予以支持，而低速的ISA總線在解決這些問題方面逐漸無能為力，取而代之的是高速的PCI總線。 發表于：7/25/2012 基于MSP430和FPGA的風光逆變并網系統 系統的功率電路部分采用全橋拓撲進行逆變，數字控制系統采用MCU+FPGA構架。由全硬件完成對外網市電的倍頻工作，再由FPGA動態調整系統輸出相位，讓輸出和外網市電實現同相位。MCU完成對太陽能電池板的最大功率點追蹤(MPPT)，發電端電壓欠壓檢測以及孤島效應檢測等功能。 發表于：7/24/2012 ADI HSC-ADC-EVALCZ基于FPGA的高速ADC評估方案 ADI公司的HSC－ADC－EVALCZ是采用Xilinx Virtex－4 FPGA的高速ADC評估平臺,能從ADI高速ADC評估板中捕獲數字數據.平臺通過USB端口連接到PC,采用VisualAnalog®快速評估高速ADC的性能,與之配套的有ADIADC高速評估板,信號源和時鐘源.平臺具有64kBFIFO深度,644MSPSSDR和800MSPSDDR并行輸入,支持1.8V,2.5V和3.3VCMOS與LVDS接口,支持高達18位的多個ADC通路.本文介紹了HSC－ADC－EVALCZ評估平臺產品亮點和主要特性,功能框 發表于：7/24/2012 基于CPLD的智能撥號報警系統 提出了一種以CPLD芯片作為控制核心的智能報警系統。系統主要通過檢測電路、DTMF撥號電路、VHDL語言編寫的邏輯硬件電路實現報警。利用EDA技術進行系統設計，外圍器件少，結構簡單，升級和維護方便。通過邏輯仿真，驗證了系統設計的可行性和穩定性，具有實用價值。 發表于：7/23/2012 基于PSoC的數控運動控制器 采用PSoC可編程片上系統設計了一個數控運動控制器，由于PSoC具有靈活的可自由配置的模擬、數字資源和輸入輸出接口以及對多種通信接口的支持，該運動控制器具有良好的可擴展性和可移植性。介紹了系統的整體結構、控制器的硬件模塊設計以及直線、圓弧、Nurbs曲線插補方式和速度控制方案的軟件實現，使用該控制器控制一臺三軸雕刻機進行雕刻，結果表明該系統具有良好的性能。 發表于：7/23/2012 基于Astro工具的ASIC時序分析 在目前的ASIC設計中，時鐘信號的質量對同步數字電路的影響越來越大。如何避免時序問題給電路造成的不利影響成為設計中的重要挑戰。本文主要介紹了邏輯設計中值得注意的重要時序問題，以及如何克服這些問題。最后介紹了利用Astro工具進行時序分析的方法。 發表于：7/23/2012 ?…267268269270271272273274275276…?
