頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 【Vivado使用誤區與進階】Tcl在Vivado中的應用 Xilinx的新一代設計套件Vivado相比上一代產品ISE，在運行速度、算法優化和功能整合等很多方面都有了顯著地改進。但是對 初學者來說，新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級 到Vivado的信心。 發表于：3/5/2015 【Vivado使用誤區與進階】XDC約束技巧之時鐘篇 Xilinx 的新一代設計套件Vivado中引入了全新的約束文件XDC，在很多規則和技巧上都跟上一代產品ISE中支持的UCF大不相同，給使用者帶來許多額外挑 戰。Xilinx工具專家告訴你，其實用好XDC很容易，只需掌握幾點核心技巧，并且時刻牢記：XDC的語法其實就是Tcl語言。 發表于：3/5/2015 【Vivado使用誤區與進階】XDC約束技巧——CDC篇 上一篇《XDC約束技巧之時鐘篇》介 紹了XDC的優勢以及基本語法，詳細說明了如何根據時鐘結構和設計要求來創建合適的時鐘約束。我們知道XDC與UCF的根本區別之一就是對跨時鐘域路徑 （CDC）的缺省認識不同，那么碰到FPGA設計中常見的CDC路徑，到底應該怎么約束，在設計上又要注意些什么才能保證時序報告的準確性？ 發表于：3/5/2015 讓更多的用戶受益于強大的Vivado與UltraFAST 想到要寫這一系列關于工具和方法學的小文章是在半年多前，那時候Vivado已經 推出兩年，陸陸續續也接觸了不少客戶和他們的設計。我所在的部門叫做“Tools & Methodology Applications”，其實也是專為Vivado而設的一個部門，從Vivado的早期計劃開始，我和我的同事們就投入到了Xilinx和 Vivado的客戶們的推廣和支持中，我們給客戶做培訓，在市場活動上做報告，培訓和考核代理商，也去現場支持客戶的設計。 發表于：3/5/2015 【Vivado使用誤區與進階】用Tcl定制Vivado設計實現流程 上一篇《Tcl在Vivado中的應用》介紹了Tcl的基本語法以及如何利用Tcl在Vivado中定位目標。其實Tcl在Vivado中還有很多延展應用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴展性，在Vivado中實現定制化的FPGA設計流程。 發表于：3/5/2015 【Vivado使用誤區與進階】在Vivado中實現ECO功能 關于Tcl在Vivado中的應用文章從Tcl的基本語法和在Vivado中的應用展開，繼上篇《用Tcl定制Vivado設計實現流程》介紹了如何擴展甚至是定制FPGA設計實現流程后，引出了一個更細節的應用場景：如何利用Tcl在已完成布局布線的設計上對網表或是布局布線進行局部編輯，從而在最短時間內，以最小的代價完成個別的設計改動需求 發表于：3/5/2015 Diodes八引腳微型邏輯器件延長電池壽命 Diodes公司 (Diodes Incorporated) 為其先進的超低功率CMOS 邏輯器件系列新增多款采用了八引腳DFN1210無鉛微型封裝的74AUP2G雙門邏輯器件。新產品 通過支持低電壓及低功率系統設計，從而延長智能手機和平板電腦等下一代超薄便攜式產品的電池壽命。 發表于：3/4/2015 基于FPGA的新型TOF圖像傳感器驅動設計 結合3D-TOF(Time of flight)圖像傳感器的特點與應用背景，以德國PMD Tec的一種TOF芯片- PMD PhotoICs?誖19K-S3為例闡述TOF傳感器的工作原理并分析其驅動時序。以Xilinx公司的FPGA為開發平臺，用Verilog完成驅動時序的設計并進行仿真。經過驗證，上位機能夠正確顯示出傳感器采集到的深度（Depth）數據。 發表于：3/3/2015 ChinaAET舉辦FPGA與圖像處理研討會 打造工程師的圈子生活 2015年2月1日，來自中科院電子所、中科院微電子所、電子六所的等科研單位，華為、清華同方、大唐移動、展訊通信等知名企業，以及北京大學、北京航空航天大學、北京郵電大學、北京工業大學等高等院校的40余位視頻圖像處理愛好者和FPGA愛好者共聚一堂，參加了電子技術應用?Tech-Workshop之“FPGA與圖像處理技術研討會”，共同打造工程師的圈子生活。 發表于：3/2/2015 萊迪思半導體的FPGA功能安全性設計流程有助于加速IEC61508認證 為安全攸關的應用加速IEC61508認證.TÜV Rheinland認證的FPGA功能安全性設計流程（Functional Safety Design Flow）.秉持最前沿的設計方法，節約時間并降低成本.支持MachXO、MachXO2、LatticeECP3等萊迪思的FPGA產品系列 發表于：2/27/2015 ?…196197198199200201202203204205…?
