引言
現代雷達普遍采用相參信號來進行處理，而如何獲得高精度基帶數字正交(I，Q)信號是整個系統信號處理成敗的關鍵。傳統的做法是采用模擬相位檢波器來得到I、Q信號，其正交性能一般為：幅度平衡在2％左右，相位正交誤差在2°左右，即幅相誤差引入的鏡像功率在-34 dB左右。這樣的技術性能限制了信號處理器性能的提高。為此，近年來提出了對低中頻直接采樣恢復I、Q信號的數字相位檢波器。隨著高位、高速A／D的普遍應用，數字相位檢波方法的實現已成為可能。
本文介紹了一種正交相干檢波方法，并給出了其FPGA的實現方案。
1 基本原理
1．1 中頻信號分解的基本原理
一個帶通信號通常可表示為：
其中，xI(t)、xQ(t)分別是s(t)的同相分量和正交分量。ω0為載頻，a (t)、φ(t)分別為包絡和相位。它們之間具有如下關系：
所構成的復包絡信號為
，該信號包含了式(1)中的所有信息。
要對中頻信號進行直接采樣，首先要保證采樣后的頻譜不發生混疊。根據基本的采樣理論，即Nvquist采樣定理要求以不低于信號最高頻率兩倍的采樣速率對信號直接采樣，才能保證所得到的離散采樣值能夠準確地確定信號。然而，如果信號的頻率分布在某一有限頻帶上，而且信號的最高頻率fH遠大于信號的帶寬，那么，此時若仍按Nyquist采樣率來采樣，則其采樣頻率就會很高，以致難以實現，或是后續處理的速度不能滿足要求。因此，此時就要用到帶通采樣理論。
所謂帶通采樣定理，即設一個頻率帶限信號選x(t)，其頻帶限制在(fL，fH)內，此時，如果其采樣速率滿足：
式中，n取能滿足fs≥2(fH-fL)的最大正整數(O，1，2，……)，則用fs進行等間隔采樣所得到的信號采樣值就能準確地確定原始信號。
式(4)中的fs用帶通中心頻率f0和頻帶寬度B可表示為：
其中，
，n為整數，且要求滿足fs≥2B，B為信號帶寬。
值得指出的是，上述帶通采樣定理適用的前提條件是：只允許在其中的一個頻帶上存在信號，而不允許在不同的頻帶上同時存在信號，否則將會引起信號混疊。
1．2 Bessel插值法基本原理
設A／D變換輸入的窄帶中頻信號為：
式中，A(t)為幅度，f0為中頻頻率，φ(t)為初相，τ為回波脈沖寬度。
假設式(5)中n=2，則采樣頻率
。事實上，若對窄帶中頻信號采樣，則第N個采樣點離散形式為：
式中，
為采樣間隔。
另外，由貝塞爾內插公式知，其8點中值公式為：
式中，I2、I4、I6、I8為已知點，
為，I2、I4、I6、I8的中值點。
在實際應用中，考慮到FPGA的特性，可將
(8)式改寫成以下形式：
這樣，對于下列時間序列：Q1、I2、Q3、I4、Q5、I6、Q7、I8，按式(9)即可求出，而Q5即為兩組正交信號。由此就可得到內插運算的原理框圖如圖1所示。
2 基于FPGA的實現方案
首先將輸入FPGA的一路12位數字信號中的每一位都與時鐘信號進行異或運算，以使I’(n)=x(2n)(-1)n和Q’(n)=x(2n+1)(-1)n+1，從而達到符號修正的目的。經過修正，輸出的數字信號序列是一個由I的偶數項和Q的奇數項交替出現所組成的序列，即：I0，Q1，I2，Q3，I4，Q5，…，I2n，Q2n+1…。為實現Bessel插值，還需要得到某時刻Q2n+1值所對應的I的偶數項(I2n-2，I2n，I2n+2和I2n+4)。鑒于移位寄存器有延時功能，可使用12片移位寄存器74164取出I的偶數項序列，同時分離的還有相應的Q2n+1一路信號。接著，I的偶數項序列經過加法器電路進行有符號加、減法運算。由于Bessel插值中的分母均為2的整數冪，因而用右移來實現2的整數冪除法非常方便。其實現框圖如圖2所示。
該FPGA實現方法，由于只涉及移位、簡單門和加減法運算，因此，用FPGA實現起來很方便，也可以獲得較高的運算速率。
3 基于FPGA的硬件仿真結果
為便于觀察，仿真時可設定輸入信號A (t)為常數，A／D的采樣率fs為8 MHz來對信號進行中頻采樣并插值，以得到二路正交信號。運用QuartusⅡ的仿真結果如圖3所示。
圖3中，data為A／D采樣后的輸入信號，xor為符號修正后的信號，i_out，q_out為輸出信號。
之后，將仿真程序下載到電路板中的FPGA(使用的是ALTERA公司的EPlC3T144C7芯片)中，便可用示波器觀察到如圖4所示的仿真結果。
從圖4可以看出，I，Q兩路輸出為相似的波形，符合前面的設定A(t)為常數；其中圖4(a)為圖4(b)的展開圖，由圖4可以看出，I，Q兩路
信號存在相位上的差異。
4 結束語
本文詳細介紹了中頻直接正交采樣及Bessel插值理論，并基于這一理論，用FPGA將一路中頻信號分解成了兩路正交數字信號，本文同時重點給出了用FPGA實現這一過程的詳細方案。