摘 要： 介紹了傳統的數字時鐘分配" title="時鐘分配">時鐘分配技術；詳細敘述了基于導波的射頻時鐘分配" title="射頻時鐘分配">射頻時鐘分配技術以及無線射頻時鐘分配技術；討論了射頻時鐘分配技術存在的問題和發展前景。
關鍵詞： 功率消耗? 信號完整性? 導波? 無線互連? 射頻時鐘分配
??? 根據半導體工業協會的預測，2013年芯片級時鐘頻率將超過10GHz，板級" title="板級">板級、系統級時鐘頻率將超過5GHz。傳統的數字時鐘" title="數字時鐘">數字時鐘分配技術在GHz頻率以上工作時，將表現出明顯的缺陷[1]。一方面，電子器件間互連線的傳輸特性將嚴重破壞信號的完整性；另一方面，互連線的信號損耗將導致嚴重的功率消耗。為了克服傳統數字時鐘分配技術的限制，國外學者提出光互連和射頻互連時鐘分配技術。
?? 光互連、射頻互連均分為兩種情形，基于導波的時鐘分配技術以及基于無線互連的時鐘分配技術。光時鐘分配技術的主要優點是時鐘偏差極小、抖動小、開關功率小，且電磁干擾可以忽略，但其成本昂貴、體積笨重及封裝復雜等缺點大大限制了它的應用。對于基于導波的射頻時鐘分配技術，其時鐘分配網絡H樹的互連線由微帶線構成，可以減少時鐘相位偏差，降低時鐘分配網絡的功率消耗。然而由于無線射頻時鐘分配技術取消了時鐘分配網絡，因此大大減少了時鐘相位偏差，降低了功率消耗。
?? 射頻時鐘分配技術既克服了傳統數字時鐘分配技術的限制，又解決了光時鐘分配技術在經濟性、小型化等方面的難題，非常適合高頻時鐘信號" title="時鐘信號">時鐘信號的分配。本文介紹了基于導波的射頻時鐘分配技術和無線射頻時鐘分配技術。
傳統的數字時鐘分配
?? 傳統的數字時鐘分配技術中，時鐘分配網絡H樹的互連線由金屬線構成，圖1為一個具有32輸出端的H樹示意圖。
???????????????????????????????????????????? 圖1 H時鐘分配網絡
?? H樹的一個顯著優點是時鐘驅動器與分枝末端任一個時鐘分配點的距離相等，但是實際設計H樹時還需要考慮諸如驅動能力、時鐘相位偏差、終端匹配及回轉率等問題，并做出相應的優化設計。復雜的高頻數字系統一般都采用專用的時鐘分配芯片來實現時鐘分配，如Analog Device公司的AD951X時鐘分配器、Lattice公司的ispClock5300S時鐘分配器，本質上都屬于有線連接。
?? 在傳統的數字時鐘分配技術中，時鐘分配線在驅動時鐘分配網絡時需消耗較大的功率。對于1GHz頻率的時鐘信號，具有1024個輸出端的時鐘分配網絡，時鐘發送機到所有時鐘接收機的路徑總長度為45米，網絡驅動功率約為30瓦。另外，互連線表現出的畸變特性將導致時鐘信號脈沖產生波形變化，較差的信號完整性使得脈沖信號失真從而產生定時錯誤，引起系統錯誤工作，甚至有可能出現系統崩潰現象。
?
基于導波的射頻時鐘分配
?? 隨著時鐘信號頻率的提高，時鐘分配系統中的功率消耗、時鐘相位偏差及定時抖動問題越來越嚴重，這些都將成為決定高性能數字系統，尤其是多處理器數字系統處理速度的主要因素。高頻時鐘信號的分配采用射頻技術，不僅可以減少網絡驅動功率，而且可以解決時鐘相位偏差、延遲等問題，從而保證信號完整性，提高數字系統的性能和處理速度。
?? 基于導波的射頻時鐘分配技術中，射頻時鐘分配網絡H樹的互連線使用微帶線或嵌入式帶線，高頻時鐘信號以導行波形式在波導中傳送。無論是芯片級射頻時鐘分配還是板級或是系統級射頻時鐘分配，射頻時鐘分配系統均由射頻時鐘發射機、射頻時鐘網絡以及射頻時鐘接收機三部分組成，下面以板級射頻時鐘分配系統為例加以說明，參見圖2。
圖2 極板射頻時鐘分配
??
?? 射頻時鐘發射機可以采用射頻振蕩器或壓控振蕩器產生射頻時鐘信號，也可以采用具有數字/射頻轉換功能的射頻濾波器作為板上時鐘發生器，還可以采用具有光/射頻轉換功能的光電監測器作為板上時鐘發生器；射頻時鐘網絡H樹的互連線采用微帶結構或嵌入式帶線結構傳輸線，H樹的連接耦合器采用平面功率分配器—Wilkinson功率分配器/耦合器，輸入射頻時鐘信號分為兩路功率和相位都相等的輸出射頻時鐘信號；射頻時鐘接收芯片含有射頻放大器和驅動器，而且射頻放大器內部集成有射頻/數字轉換模塊，轉換后的數字時鐘信號可以作為芯片內鎖相環驅動電路的輸入信號，也可以作為芯片內時鐘驅動器的輸入信號。
?? 韓國高級科技研究院學者Ryu提出低功率、高性能數字系統的板級射頻時鐘分配方法[2]，并用惠普公司的仿真軟件HP Advanced Design System進行了仿真。仿真結果表明，與傳統的數字時鐘分配技術相比，射頻時鐘分配技術網絡驅動功率低、傳輸線損失小且射頻/數字轉換效率高，適用于時鐘頻率在0.2GHz～10GHz、互連長度在10cm～3m范圍的板級或系統級高頻時鐘信號的分配。
無線射頻時鐘分配
?? 集成電路技術的發展，逐步提高了微處理器的工作頻率以及數字系統的性能，對于GHz頻率以上高頻時鐘信號的分配，傳統時鐘分配技術的時鐘相位偏差、抖動問題越來越突出，嚴重影響著數字處理器乃至數字系統的工作速度。國際上許多學者提出了無線射頻時鐘分配技術，其功率損耗小、信號完整性好，非常適合GHz以上時鐘信號的分配。
?? 無線射頻時鐘分配技術中，高頻時鐘信號是通過集成天線在一個芯片內或在多個芯片間通信。射頻時鐘信號由集成電路芯片產生時，時鐘分配屬于芯片級射頻時鐘分配，反之屬于板級/系統級射頻時鐘分配。
芯片級射頻時鐘分配
?? 芯片級射頻時鐘分配系統通過發送、接收天線間的微波信號傳送高頻時鐘信號。為了提高系統的抗噪聲能力，同時降低所需的天線尺寸，通常先在發端產生較高頻率的時鐘信號，然后在收端分頻成所需要的時鐘信號。
系統組成
?? 芯片級無線射頻時鐘分配系統如圖3所示，其中TX表示時鐘發射機，RX表示時鐘接收機。集成電路芯片首先產生比局部時鐘信號頻率更高的全局時鐘信號，然后通過發射天線發射；芯片上的時鐘接收機利用天線檢測發送全局時鐘信號，再分頻成局部時鐘信號后送給鄰近電路。
圖3 芯片級射頻時鐘分配
?? 射頻時鐘發射機由三部分組成，如圖4(a)所示。對于需提供2GHz頻率時鐘信號的芯片，壓控振蕩器先產生一個頻率為12GHz的全局時鐘信號，經兩級輸出放大后送發射天線。為了提供穩定的時鐘頻率，并且降低時鐘信號的抖動，用鎖相技術將壓控振蕩器鎖定到一個外部參考頻率，同時要求壓控振蕩器具有較低的相位噪聲。
??? 射頻時鐘接收機由四部分組成，如圖4(b)所示。接收天線接收到的全局時鐘信號首先經過低噪聲放大器放大，然后通過分頻器分頻成2GHz頻率的局部時鐘信號，最后經過緩沖器緩沖后分配到鄰近電路。為了減少干擾和噪聲，要求低噪聲放大器工作在全局時鐘信號頻率；為了減少輸入端的平衡/非平衡轉換，接收機采用抑制共模噪聲（襯底噪聲）的全差分結構。
?
圖4 射頻時鐘發射機、接收機框圖
片上天線
? ?集成天線是無線射頻時鐘分配系統的重要組成部分，其增益是決定無線互連技術可行性的關鍵因素。集成電路芯片上發送天線、接收天線均受芯片尺寸的限制，為了減少天線尺寸、提高輻射效率，片上天線通常工作在較高的頻率范圍。美國、加拿大、中國臺灣地區以及新加坡學者先后設計了射頻時鐘分配系統的片上天線，可分別應用于不同工作頻率、不同互連長度情形下射頻時鐘信號的分配[3]。
?? 目前，片上天線多采用直線形、鋸齒形和矩形結構，圖5(a)、(b)、(c)分別為直線形、鋸齒形、矩形雙極天線結構示意圖。
?? 天線的襯底結構、金屬厚度以及封裝技術都將會影響其傳輸增益。對于襯底結構、金屬厚度、封裝技術以及尺寸均相同的雙極型天線，鋸齒形、矩形天線比直線形天線能更有效地輻射能量，可以獲得較高的增益。
?
圖5 雙級性天線結構
典型系統
? GHz以上時鐘信號分配采用無線射頻時鐘分配技術，不僅可以降低功率消耗，而且可以減少時鐘相位偏差，進一步保證信號完整性。
? 美國學者Floyd提出15GHZ頻率的芯片級射頻時鐘分配方法[4]，可以實現3mm～5.6mm的無線互連。新加坡學者Zheng設計的芯片級射頻數據通信系統[5]，也適用芯片級射頻時鐘信號的分配。
?
板級/系統級無線射頻時鐘分配
?? 目前，微處理器工作頻率及數字系統性能都隨著集成電路技術的發展不斷提高。傳統的數字時鐘分配技術表現出極差的信號完整性，不再適宜印刷電路板上集成電路芯片間的時鐘信號分配。具有功率消耗小、信號完整性好的無線互連時鐘分配技術是當前的最佳選擇。
???板級/系統級射頻時鐘分配系統，由片外射頻時鐘發射機和片上射頻時鐘接收機兩部分組成。典型的板級射頻時鐘分配系統如圖6所示。
??????????????????????????????????????????? 圖6 板級射頻時鐘分配
?? 片外時鐘發射機首先產生15GHz的全局時鐘信號(頻率為局部時鐘信號頻率的8倍)，然后通過拋物面天線發射；分布在印刷電路板(PCB)或多芯片模塊(MCM)上的時鐘接收機先用接收天線檢測發送的全局時鐘信號，經過低噪聲放大器放大后，同步分頻成1.875GHz的局部時鐘信號。采用片外時鐘發射機使得所有接收機能夠接收到幅度、相位均相等的全局時鐘信號，可以減少因幅度、相位不匹配引起的時鐘相位偏差，進而保證信號完整性[6]。
?? 美國學者Floyd首先提出了15GHz的板級射頻時鐘分配方法[7],可實現5.6mm的無線互連。美國學者Chang設計的板級射頻數據通信系統[8]，也可以應用于板級高頻時鐘信號的分配。
??? 國際學者的研究結果表明，GHz以上時鐘信號的分配適宜采用無線射頻時鐘分配技術，尤其是高數據速率、大量輸出端情形更能體現出無線時鐘分配系統的優越性。
結論
? ?時鐘頻率為0.2GHz－10GHz的高速數字系統，時鐘分配已步入射頻互連階段。國際學者的仿真結果表明，對于基于導波的射頻時鐘分配技術，GHz射頻時鐘分配系統時鐘相位偏差、抖動可以忽略，5GHz以下板級信號完整性及10GHz以下系統級信號完整性問題并不嚴重；對于無線射頻時鐘分配技術，利用無線互連技術分配高頻時鐘信號，不僅減少了功率消耗，而且保證了信號的完整性；使用先進的CMOS技術可以提高工作頻率，從而改善天線性能，進一步增加互連距離。只是GHz以上射頻時鐘分配系統會引起嚴重散射，所以有必要使用屏蔽金屬盒或者采用嵌入式設計。當然，電磁干擾、封裝效應、電磁波散射以及數據通信等問題都有待進一步的研究[9-12]。
?
? 無線互連技術不僅可以傳輸時鐘信號，而且可以傳輸數據信號，二者的不同之處僅在于無線數據通信需要一種調制機制。因此，無線時鐘分配技術是評價無線互連可能性的本質性開端，是進而發展無線互連系統的關鍵部分。而且，無線互連技術除了應用于高性能的數字系統外，還可應用在通信、雷達等其他系統中。
?
參考文獻
[1] DAVIS J A.Interconnect limits on gigascale integration(GSI) in the 21st century[J].Proc IEEE，2001，89(3)： 305-324.
[2] RYU W，KIM H，AHN S，et al.RF interconnect for multi-Gbit/sec?board-level clock distri-bution[A]. IEEE Conference on Electrical Performance of Electronic Packaging[C]. San Diego，USA，1999.33-36.
[3] KIM K，O K K.Characteristics of?integrated dipole antennas on bulk，SOI，and SOS substrates for wireless communication[A].Proceedings of the IITC[C].San Francisco，CA，1998. 21-23.
[4] FLOYD B A，HUNG C M，O K K.?Intra-chip wireless interconnect for clock distribution implemented with integrated antennas，receivers，and?transmitters[J].IEEE on Solid-State?Circuits，2002，37(5)：543-552.
[5] YUAN Jin Zheng，YUE Ping Zhang，Yan Tong.A novel wireless interconnect technology using impulse radio for interchip communications[J].IEEE?Trans on Microwave Theory and Techniques，2006，54(4)：1912- 1920.
[6] BOMSTAD W，O K K.Phase and amplitude distribution measurements using a compact test range applicable to wireless clock distribution[A].Proceedings of the IEEE International??Antennas and Propagation Society?Symposium[C].San Antonio，TX，2002.726-729.
[7] FLOYD B A，Xiao-Ling Guo， CASERTA J，et al.Wireless interconnects for clock distribution[A].Pro of the 8th ACM/IEEE international workshop on Timing issues in the specification and synthesis of digital systems[C].Monterey，California，USA，2002.105-108.
[8] CHANG M F，ROYCHOWDHURY V P，ZHANG L，et al.RF/wireless interconnect for inter- and intra-chip communi-cation[J]，Proc IEEE，2001，89(4)：456-466.
[9] YOON H，KIM K，O K K.Interference effects on integrated dipole antennas by a metal cover for an inte-???? grated circuit package[A].Proceedings of the IEEE International Antennas?and Propagation Society Symposium[C]. Salt Lake City，UT，2000.782-785.
[10] RYU W，YIM M J，PAIK K W，et?al.Anisotropic conductive film(ACF)? flip-chip interconnect in over GHz??RF clock distribution system[A].Proceedings of the IEEE International Adhesive Joining and Coating Technology[C].Helsinki，Finland，2000. 153-158.
[11] CHANDRA G，KAPUR P，SAR- ASWAT K C.Scaling trends for the on chip power dissipation[A].Proceedings of the IEEE 2002 International Interconnect Technology Con-ference[C].San Francisco，CA，2002.?170-172.
[12] YUE Ping Zhang.Bit-error-rate performance of intra-chip wireless interconnect systems[J].IEEE Communications Letter，2004，8(1)：39-41.