引 言
光電混合模式識(shí)別以其高速并行處理和無(wú)串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識(shí)別實(shí)用化和實(shí)時(shí)化的重要途徑，其在目標(biāo)識(shí)別、指紋識(shí)別、光纖檢測(cè)、工業(yè)零件識(shí)別、汽車牌照識(shí)別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1．2]，并取得了很好的識(shí)別效果。
但在實(shí)際應(yīng)用中，待識(shí)別的目標(biāo)圖像需要經(jīng)過(guò)圖像預(yù)處理和畸變處理等操作。針對(duì)圖像的實(shí)時(shí)處理要求，本文將聯(lián)合變換相關(guān)識(shí)別系統(tǒng)與數(shù)字信號(hào)處理中的雙CPU技術(shù)相結(jié)合，采用“FPGA+DSP+ARM”架構(gòu)，研究與設(shè)計(jì)一種新型的光電混合圖像識(shí)別系統(tǒng)。利用TMS320C6416與FPGA完成目標(biāo)圖像的采集與處理，利用ARM9處理器S3C2440完成對(duì)相關(guān)功率譜的采集與目標(biāo)圖像識(shí)別，從而實(shí)現(xiàn)畸變不變模式識(shí)別的快速和準(zhǔn)確性。并實(shí)現(xiàn)了該系統(tǒng)的智能化和網(wǎng)絡(luò)化。
該光電混合圖像識(shí)別系統(tǒng)每秒能處理25幀圖像，可實(shí)現(xiàn)真正的動(dòng)態(tài)圖像識(shí)別，因而對(duì)圖像識(shí)別有很好的實(shí)用性。
1 光電混合圖像識(shí)別系統(tǒng)
光電混合圖像識(shí)別系統(tǒng)是基于光電混合聯(lián)合變換相關(guān)器的一種系統(tǒng)，本文提出并設(shè)計(jì)的光電混合圖像識(shí)別系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。
ARM9處理器S3C2440與DSP間為主／從方式，DSP與FPGA問(wèn)也為主／從方式。由DSP和FPGA組成的目標(biāo)圖像采集與處理模塊，將待識(shí)別的目標(biāo)通過(guò)攝像頭1傳輸?shù)紻SP中，DSP完成對(duì)目標(biāo)圖像的預(yù)處理和畸變處理等處理過(guò)程。然后，DSP將處理后的目標(biāo)圖像和參考圖像構(gòu)成的聯(lián)合輸入圖像實(shí)時(shí)輸出到液晶電視上，聯(lián)合圖像經(jīng)過(guò)激光光束的照射后，經(jīng)傅里葉變換透鏡3后，形成聯(lián)合圖像傅里葉頻譜。該頻譜經(jīng)低通濾波后，得到所需的中心頻譜[3]，并通過(guò)攝像頭2接收進(jìn)入ARM9處理器S3C2440，來(lái)完成圖像頻譜的振幅調(diào)制及傅里葉逆變換的處理，得到所需互相關(guān)結(jié)果。由于真目標(biāo)互相關(guān)信號(hào)較強(qiáng)，假目標(biāo)的互相關(guān)信號(hào)很弱，可以通過(guò)設(shè)定閾值來(lái)判斷真假目標(biāo)圖像，即當(dāng)相關(guān)結(jié)果大于閾值時(shí)，識(shí)為真目標(biāo)，小于閾值時(shí)，識(shí)為假目標(biāo)。當(dāng)判為假目標(biāo)時(shí)，通過(guò)通信接口控制DSP繼續(xù)進(jìn)行圖像采集與處理，實(shí)現(xiàn)下一個(gè)目標(biāo)的圖像識(shí)別，直至判別出真目標(biāo)。
2 系統(tǒng)設(shè)計(jì)
該光電圖像識(shí)別系統(tǒng)主要由目標(biāo)圖像采集與處理模塊、光電相關(guān)聯(lián)合變換模塊以及自動(dòng)識(shí)別模塊組成，采用TMS320c6416DSP與FPGA來(lái)完成目標(biāo)圖像的采集與處理，采用ARM9處理器S3C2440來(lái)完成對(duì)相關(guān)功率譜的采集與目標(biāo)圖像識(shí)別。
2．1 TMS320C6416
C64x是TI公司推出C6000系列DSP中的最新成員，采用了VelociTI1．2結(jié)構(gòu)，其主要在內(nèi)部CPU功能單元、通用寄存器組及其數(shù)據(jù)通路等方面進(jìn)行了較大的改進(jìn)。C64x具有8個(gè)相互獨(dú)立的功能單元，其中包含6個(gè)支持單周期內(nèi)單32位、雙16位
或4個(gè)8位數(shù)據(jù)操作的算術(shù)邏輯單元，以及2個(gè)支持單周期雙16×16位或4個(gè)8×8位數(shù)據(jù)操作的乘法器；內(nèi)部CPU的通用寄存器組含有32個(gè)32位寄存器，支持8位和64位定點(diǎn)數(shù)據(jù)，并且寄存器A0也可用作條件寄存器；通用寄存器組內(nèi)部有兩條交叉通路，且都可以通過(guò)交叉通路訪問(wèn)另一側(cè)的寄存器組；C64x還能夠利用非排列的存取指令訪問(wèn)任意字節(jié)邊界的字或雙字。
與C62x相比，C64x平均每條指令在每個(gè)時(shí)鐘周期內(nèi)的運(yùn)算能力增加了7.6倍。由于C64x支持雙16位和8位數(shù)據(jù)以及時(shí)鐘頻率的提高，使得其圖像處理能力比C62x提高了15倍左右。C64x為程序和地址兩級(jí)片內(nèi)存儲(chǔ)器結(jié)構(gòu)。一級(jí)存儲(chǔ)器由程序(L1P)和數(shù)據(jù)(L1D)緩存組成。其中L1P為512組32B的16KB直接映像式緩存，L1D為128組64B的16KB兩路組相聯(lián)式緩存。C64x具有與C621x、C67lx不同的存儲(chǔ)體結(jié)構(gòu)，其存儲(chǔ)體位于32位邊界，因此對(duì)于相同存儲(chǔ)體訪問(wèn)時(shí)，地址總線的3LSBs相同。另外，C64x具有豐富的外設(shè)資源，其中包括：64通道的增強(qiáng)型存儲(chǔ)器直接存取(EDMA)控制器；64位／16位數(shù)據(jù)總線的外部存儲(chǔ)器接口EMIFA／EMIFB；33MHz、32位PCI接口和針對(duì)異步傳輸模式的UTOPLA接口；16位或32位主機(jī)端接口；3個(gè)多通道緩沖串行口等。
內(nèi)部結(jié)構(gòu)的改進(jìn)、并行處理能力的提高及豐富的外設(shè)資源，使得C64x在圖像處理領(lǐng)域具有巨大的開發(fā)潛力。為提高系統(tǒng)實(shí)時(shí)性能，本文采用主頻400 MHz的TMS320C6416GLZ作為目標(biāo)圖像處理單元來(lái)設(shè)計(jì)該識(shí)別系統(tǒng)。
2．2 目標(biāo)圖像采集與處理模塊
該模塊主要由DSP處理器TMS320C6416和FPGA來(lái)實(shí)現(xiàn)，DSP和FPGA之間采用主／從方式。其中，DSP主要完成對(duì)目標(biāo)圖像的處理及控制FPGA采樣信號(hào)的啟動(dòng)。FPGA則完成對(duì)目標(biāo)圖像的采樣控制過(guò)程，其硬件結(jié)構(gòu)圖如圖2所示。
由攝像頭拍攝到的圖像首先進(jìn)行信號(hào)調(diào)理，即對(duì)圖像進(jìn)行嵌位、錟相、放大以及同步信號(hào)分離。然后，由DSP啟動(dòng)對(duì)圖像信號(hào)的采樣，即控制FPGA進(jìn)行圖像的采樣，同時(shí)通過(guò)中斷查詢方式(FTNT)，監(jiān)控FPGA發(fā)出的采樣完成信號(hào)。
采用TI公司的TLC5510芯片來(lái)進(jìn)行高速A／D采樣。TLC5510為5V電源、8位、20Msps的高速并行ADC，最大量程為2V。為了達(dá)到實(shí)時(shí)處理的目的，本系統(tǒng)只采集灰度圖像，CCD圖像的幀頻為30Hz，幀圖像分辨率為512×512像素，每個(gè)像素點(diǎn)8位量化。
FPGA在行(HS)、場(chǎng)(VS)同步信號(hào)和時(shí)鐘信號(hào)的驅(qū)動(dòng)下，產(chǎn)生A／D采樣的控制信號(hào)來(lái)控制采樣過(guò)程，同時(shí)，F(xiàn)PGA提供存儲(chǔ)器地址及片選與讀寫控制信號(hào)，數(shù)字信號(hào)按照該地址并在RAM_W有效時(shí)，寫入FPGA存儲(chǔ)器RAM中，為圖像預(yù)處理作好準(zhǔn)備。
采樣完成后，F(xiàn)PGA產(chǎn)生外部中斷，向DSP發(fā)出中斷請(qǐng)求，DSP進(jìn)入中斷處理：FPGA提供RAM的地址信號(hào)，并在RAM_R有效時(shí)，DSP將RAM中的采樣數(shù)據(jù)以EDMA方式讀至同步動(dòng)態(tài)存儲(chǔ)器SDRAM中。SDRAM為4balaks×512 kb×32b，時(shí)鐘主頻為166 MHz，這樣就保證了工作時(shí)所需的存儲(chǔ)容量和實(shí)時(shí)性的要求。數(shù)據(jù)傳輸完畢，DSP啟動(dòng)FPGA進(jìn)行下一幀圖像的采樣，F(xiàn)PGA再次進(jìn)入采樣控制處理過(guò)程，DSP則對(duì)目標(biāo)圖像數(shù)據(jù)進(jìn)行預(yù)處理和畸變等處理。
在完成對(duì)目標(biāo)圖像的數(shù)據(jù)處理后，DSP將處理后目標(biāo)圖像和存儲(chǔ)在ROM中的參考圖像構(gòu)成的聯(lián)合輸入圖像實(shí)時(shí)輸出到液晶電視上的約定區(qū)域內(nèi)，以便進(jìn)行光信息處理。
2．3 自動(dòng)識(shí)別模塊
自動(dòng)識(shí)別模塊采用三星公司ARM處理器S3C2440來(lái)完成。S3C2440處理器是基于ARM920T內(nèi)核的32位RISC嵌入式
芯片。該ARM內(nèi)核的CPU主頻最高可達(dá)533MHz，此處使用499MHz，它除了集成3個(gè)串口、SD卡控制器、USB Host控制器、LCD控制器、Nand Flash控制器以及實(shí)時(shí)時(shí)鐘外，還增添了工業(yè)控制總線(CAN)、Camera控制器(數(shù)碼攝像機(jī)接口)、PCMCIA接口(可接無(wú)線網(wǎng)卡或調(diào)制解調(diào)器及其他外設(shè))。另外，用1個(gè)96針總線插槽引出CPU的局部總線，可外接其他總線設(shè)備并與多方通信。目前，S3C2440已被廣泛應(yīng)用于工業(yè)控制、多媒體處理、消費(fèi)類電子及網(wǎng)絡(luò)通信等領(lǐng)域。
S3C2440處理器的接口框圖如圖3所示。S3C2440內(nèi)置Camera控制器，并支持最大為4096×4096像素的圖像輸入，因此本系統(tǒng)對(duì)聯(lián)合頻譜圖像的獲取選用130萬(wàn)像素?cái)z像頭進(jìn)行視頻采集與傳輸，通過(guò)Catnera控制器完成對(duì)頻譜圖像的數(shù)據(jù)轉(zhuǎn)換與存儲(chǔ)，然后對(duì)頻譜進(jìn)行振幅調(diào)制和傅里葉反變換，得到互相關(guān)結(jié)果，從而進(jìn)行判別與處理。
圖3中，64MB NAND Flash采用三星的。K9F1208，用于存放應(yīng)用程序；2MB的NOR Flash采用AMD的AM29LV160DB，用于存放Bootloader及Kernel；64MBSDRAM采用現(xiàn)代的HY57V561620；32KB FRAM(鐵電存儲(chǔ)器)，減少對(duì)Flash的頻繁操作，延長(zhǎng)Flash壽命，同時(shí)防止掉電時(shí)數(shù)據(jù)丟失。
S3C2440作為主控處理器，還負(fù)責(zé)與上位機(jī)進(jìn)行通信，并可通過(guò)網(wǎng)卡與Internet進(jìn)行互聯(lián)，實(shí)現(xiàn)該系統(tǒng)的智能化與網(wǎng)絡(luò)化。另外，還可通過(guò)USB接口進(jìn)行數(shù)據(jù)的存取。
2.4 系統(tǒng)軟件主流程
該光電混合圖像識(shí)別系統(tǒng)工作主流程如圖4所示。ARM和DSP在完成初始化后，通過(guò)HPI口加載DSP程序并通過(guò)中斷激活DSP運(yùn)行；DSP在工作后啟動(dòng)FPGA，F(xiàn)PGA控制A／D采樣芯片進(jìn)行實(shí)時(shí)圖像采集。
3 結(jié)論
本文研究與設(shè)計(jì)了一種新型的基于雙CPU技術(shù)的光電圖像識(shí)別系統(tǒng)。該系統(tǒng)由TMS320C6416與FPGA完成目標(biāo)圖像的采集與處理，通過(guò)光電相關(guān)聯(lián)合變換器得到圖像的聯(lián)合頻譜，利用S3C2440完成對(duì)相關(guān)功率譜的采集與目標(biāo)圖像自動(dòng)識(shí)別。該識(shí)別系統(tǒng)圖像處理能力達(dá)25幀／s，因而實(shí)現(xiàn)了真正動(dòng)態(tài)圖像的圖像識(shí)別。與傳統(tǒng)光電圖像識(shí)別系統(tǒng)相比，該系統(tǒng)實(shí)時(shí)性和精度更高，并實(shí)現(xiàn)了智能化和網(wǎng)絡(luò)化，有較高的實(shí)用價(jià)值。