11月6日，電子設計自動化（EDA）及半導體IP大廠新思科技宣布，聯發科將采用新思科技以AI驅動的EDA流程，用于2nm制程的先進芯片設計。
近兩年來，聯發科憑借持續創新的“全大核”架構設計，最新制程工藝、IP技術的率先采用，以及對于端側生成式AI等技術持續優化，推動天璣旗艦移動平臺與高通驍龍旗艦移動平臺之間的差距越來越小。最新發布的3nm天璣9400更是搶在驍龍8至尊版之前推出，并獲得了多款旗艦智能手機的采用。
新思科技近日宣布持續與臺積電密切合作，并利用臺積最先進的制程與3DFabric技術提供先進的電子設計自動化與IP解決方案，為AI與多晶粒設計加速創新。同時，新思科技還與聯發科擴大協作，使設計人員在臺積電2nm制程上開發，滿足高效能模擬設計硅芯片需求。
聯發科副總經理吳慶杉表示，與新思科技擴大協作，得以充份發揮他們以AI驅動流程的潛質、加速我們在設計遷移與優化方面的努力，并提升我們將領先業界的系統單芯片導入各垂直市場所需的流程。
臺積電生態系統與聯盟管理主管Dan Kochpatcharin則表示，與新思科技的各種AI驅動EDA套件及通過硅認證IP協作取得的成果，協助共同的客戶大幅提升生產力，并為先進AI芯片的設計帶來顯著的成果。
臺積電目前正積極推進2nm制程2025年量產的目標。臺積電在此前法說會上曾提到，2nm制程技術研發進展順利，裝置性能和良率皆按照計劃甚或優于預期。臺積電還預期2nm技術，在頭兩年的產品設計定案（tape outs）數量將高于3nm和5nm的同期表現。
從最新的消息來看，聯發科下一代天璣旗艦移動芯片天璣9500有望率先采用臺積電2nm制程，外界也看好聯發科積極在AI相關領域發力的效益。聯發科CEO蔡力行此前也指出，在AI趨勢引領下，邊緣運算和云計算正迅速展開，擁有數據中心的企業，為降低整體擁有成本（TCO），都積極采用定制化芯片，聯發科也透過有彈性的ASIC商業模式，來滿足客戶需求。
