簡介

　　隨著設計需求越來越具有挑戰性，尤其是在數據中心和AI等低電壓、大電流應用領域，電壓調節器（VRS）的性能改進非常重要。一種可能的性能改進是使用耦合電感[1-4]，但最近業界提出了一種類似的方法，那就是跨電感電壓調節器（TLVR） [5-7]。  TLVR的原理圖來自耦合電感模型，但物理行為不同。事實上，耦合電感的簡單模型通常是可以輕松用于仿真以實現正確波形的東西，但它與實際物理行為并不對應。另一方面，TLVR幾乎是由原理圖所示的元件構建，因此在這種情況下，仿真模型更接近實際系統的物理行為。

　　TLVR是一個相對較新的開發，具體細節和特性仍在研究當中。本文重點討論TLVR的瞬態行為，它會影響TLVR設計本身的隔離要求，以及整個母板的隔離和安全考量。

　　TLVR和瞬態

　　多相降壓調節器使用來自[5]的TLVR原理圖，如圖1所示。雖然主電感繞組仍然連接在相位和Vo的開關節點之間，但添加的輔助繞組彼此串聯電連接，并連接到調諧電感L_C。若移除L_C，電路就又回到降壓轉換器中只有分立（未耦合）電感的情況。若L_C輸出短路，則各相之間的關聯度最強，瞬變性能也最快，但這也會影響電流波形和電流紋波的一般幅度。實際上，L_C通常是這兩種極端情況的折衷選擇。

　　圖1：TLVR原理圖（來自[5]）

　　與任何多相降壓轉換器一樣，當快速瞬變負載階躍到達時，輸出電壓的變化導致反饋作出反應，相應地調整電壓和電流。對于TLVR，一個潛在問題是所有輔助繞組都是串聯連接，與主繞組的變壓器匝數比通常是1:1。TLVR主繞組上有以開關頻率施加的方波，理想情況下不同相位之間存在時間上的相移。但在瞬變期間，這些相位通常會對齊以提高性能。

　　考慮一個12V轉1.8V應用中的激進地負載瞬態，所有相位中的所有高端FET都導通以使電感電流盡可能快速地上升，因此（V_IN - V_O） = 10.2V電壓同時應用于所有主繞組，如圖2所示。實際波形將取決于電路參數，但在最壞情況下，1:1變壓器會在其副邊生成10.2V電壓，因此副邊的電壓脈沖將是（V_IN - V_o） × N_PH。這顯然是一個安全擔憂。圖2對于150nH值的TLVR給出了實際值，主繞組和輔助繞組之間的小型漏電感測量值為5nH。圖中還顯示了L_C值為160nH。此Ls值在N_PH~6的典型范圍內，但可以調整，特別是針對不同數量的關聯相位。

　　圖2：TLVR = 150nH的等效原理圖，最壞情況下的加載瞬態

　　圖3顯示了N_PH = 20的仿真，所有VX開關節點具有10.2V的100ns脈沖：圖3a中L_C = 160nH，圖3b中L_C = 開路。圖中繪制了所有副邊TLVR電壓曲線，以顯示繞組的串聯連接如何逐步提升電壓。當L_C = 160nH且加載20個關聯相位的副邊繞組時，電路板上的電壓達到約123V。但在LC斷開連接的情況下，電壓步進可以高達197V，因為副邊無負載。總電壓更接近最壞情況（V_IN - V_o） × N_PH。

　　然而，圖3中的結果仍然過于樂觀。實際上，圖3中的簡化仿真至少需要加上GND層與連接副邊TLVR繞組的相當寬走線之間的寄生電容。這些寄生電容的實際估計值在5pF左右。如圖4所示給每個TLVR副邊節點加上5pF電容，得到圖5所示的仿真。添加的寄生電容在高Q值電路中引起大量振蕩，因為出于效率和瞬態考慮，電阻保持最小值。相同的N_PH = 20情況顯示：當存在L_C = 160nH時，電壓峰值為239V；如果L_C從電路板斷開，峰值電壓為390V。

　　請注意，布局寄生電容的值并不重要--它只影響振蕩的頻率和包絡，但不影響幅度。

　　圖3：TLVR最壞情況瞬態仿真：a） L_C = 160nH，b） L_C開路，N_PH = 20

　　圖4：布局電容被添加到TLVR等效瞬態原理圖中

　　圖5：TLVR最壞情況瞬態仿真，每個副邊節點添加5pF電容：a） LC = 160nH，b） LC開路，NPH = 20

　　至少有兩種方法可減輕這種高壓問題。一種是確保各相位在瞬態期間不對齊，或者對齊相位不超過2到3個。控制器設計可以考慮這種方法，但很顯然，它會限制瞬態響應可達到的速度。另一種方法是限制TLVR關聯相位的數量。但是，鑒于NPH需要足夠高以便約束電流紋波，同時NPH也需要足夠低以便限制最壞情況下的副邊電壓，因此這種方法的實際限值是多少？

　　關聯Nph的考慮事項

　　TLVR中電流紋波的一個推導式如[7]所示。它對任何占空比值都有效，但由于等效電路為該推導式進行了簡化（各TLVR中沒有專用漏電感LK作為一個單獨元件），它對于L_C = 開路是準確的，但隨后便開始累積誤差，當L_C = 短路時誤差達到無窮大。它還假設TLVR漏電感L_K《LM。盡管如此，當L_C不是太小且L_K不是太大時，它仍能提供一個非常合理的估計值。  圖6比較了[4]中耦合電感的歸一化電流紋波和[7]中作為V_o函數的TLVR的電流紋波（V_IN = 12V）。換句話說，從分立電感L（紅色曲線）開始，不同數量的N_ph：a） 作為單個耦合電感發生磁耦合，或 b） 作為TLVR以電氣方式關聯。具體條件設置如下：  TLVR = 150nH，漏電感為5nH，L_C = 120nH，假設耦合電感的耦合比L_M/L_K = 5。根據N_PH，在相同L值下，磁耦合電感顯著降低了來自分立電感的電流紋波。電流紋波曲線在D = V_o/V_IN = k/N_PH處有陷波或局部最小值。將L_M增加到無窮大會使這些地方的電流紋波等于零。另一方面，TLVR電流紋波總是比相同L值下分立電感的電流紋波大。TLVR電流紋波在D = K/N_PH區域也有陷波，這些地方的電流紋波接近分立電感L的電流紋波。通過增加關聯相位的數量，NPH顯然對降低TLVR電流紋波有利（圖6b）。

　　圖6：不同NPH的計算歸一化電流紋波與Vo的關系（V_IN = 12V）：a） 耦合電感（L_M/L_K = 5），b） TLVR = 150nH （L_C = 120nH）

　　圖7顯示了TLVR = 150nH和不同L_C值下作為關聯TLVR相位的函數的電流紋波。L_C值越低，引入的誤差越大，但趨勢非常清晰；降低NPH或降低LC會導致電流波紋增加。請注意，TLVR始終具有比基線分立電感（L_C = 開路）更大的紋波。假設L_C值足夠大，可以得出結論，為使電流紋波影響受控，關聯相位的最小數量應在N_PH_min~1/D左右，參見公式（1）。換句話說，N_PH至少應提高到電流紋波曲線的第一陷波；在這里，不同相位的占空比接近重疊。

　　圖7：不同L_C下TLVR = 150nH的計算電流紋波與關聯N_PH的關系（V_IN = 12V，V_o = 1.8V，f_S = 400kHz）

　　另一個結論是，V_o越低，則所需的最低關聯相位數量越多，因為N_PH_min = V_IN/V_o。對于V_IN = 12V且V_o = 1.8V，TLVR解決方案大約需要N_PH_min~6，而對于V_o = 0.8V，大約需要N_PH_min~15，參見圖8。當然，如果對電流紋波有額外的影響，并且可以容忍效率的降低，那么更少數量的N_PH也是可以接受的。請注意，為了一致性，圖8是針對相同的TLVR = 150nH和相同的L_C值繪制的，與V_o = 1.8V情況相同。這導致電流波紋較小。但是，降低的V_o會使瞬態性能更差，因此TLVR解決方案很有可能會調整以改善瞬態，導致電流波紋增加。

　　假設在12V轉1.8V應用中，關聯N_PH = 6為目標的話可使TLVR電流紋波保持較低水平。圖9顯示了原邊上所有相位都有100ns脈沖時的最壞情況下的副邊TLVR電壓（V_IN - V_o）。  當存在L_C = 120nH時，副邊電壓可以達到77V。如果L_C從PCB斷開，則無負載的副邊電壓可以振蕩幅度達到113V。

　　圖8：不同L_C下TLVR = 150nH的計算電流紋波與關聯N_PH的關系。  V_IN = 12V，V_o = 0.8V，f_s = 400kHz

　　對最壞情況副邊TLVR電壓的粗略估計如式（2）所示，其中2x乘數來自振蕩而不是脈沖波形。

　　TLVR內部泄漏使此電壓峰值略微降低，但在設計保證下該泄漏一般較小。相應地，對于N_PH = 20，估算VPEAK為408V；對于N_PH = 6，估算電壓峰值為122V，而仿真結果分別為377V（圖5b）和113V（圖8b）。

　　圖9：TLVR最壞情況瞬態仿真，每個副邊節點添加5pF電容：a） L_C = 120nH，b） L_C 開路，N_PH = 6

　　為使最壞情況下副邊電壓低于期望的最小VPEAK，估算的N_PH_max大致如式（3）所示。假設PCB的額定最大值限制為60V，則對于12V轉1.8V應用，N_PH_max < 2.9；對于12V轉0.8V應用，N_PH_max < 2.6。這會給約束電流紋波帶來問題，因為對于V_o = 1.8V，N_PH_min = 6；對于V_o = 0.8V，N_PH_min = 15。如果安全額定值需要足夠低的電壓限值，那么在實際應用中，似乎會發生額外電流紋波增加的現象，因此預期會有更明顯的效率影響。

　　圖10顯示了N_PH_min（效率）和N_PH_max（安全）與Vo的關系，假設安全額定值為VPEAK = 60V且V_IN = 12V。N_PH_min和N_PH_max之間的可能解決辦法僅存在于V_o = 3.5V以上，而在較低電壓時，由于安全問題，N_PH_MAX會覆蓋它，導致電流紋波較高且和相關效率受影響。

　　圖10：N_PH_min（效率）和N_PH_max（安全）與V_o的關系，假設V_IN = 12V，安全額定值VPEAK = 60V

　　當然，如果降低N_PH，這也會導致外加調諧電感L_C的總數增加，因為每個關聯繞組都需要一個。

　　結論

　　TLVR方法是對分立電感方案的改進，但它主要改善瞬態，同時會產生電流紋波，因此使效率變差。為使電流紋波影響受控，建議關聯N_PH_min > VIN/Vo。從安全角度來看，如果期望PCB上的最壞情況電壓為VPEAK限值，那么關聯的相位數需要不超過N_PH_max < VPEAK/（（VIN - Vo） × 2）。安全標準一般會超越電流紋波考慮，因此預期TLVR方法的電流紋波和效率會受影響。

　　解決高壓問題的另一種可能性是確保控制器對齊的相位數永遠不超過根據上述N_PH_max確定的最大數量（60V限值最多為2到3個相位，等等）。這種方法的挑戰在于，它會限制系統瞬態性能可以達到的響應速度。還應考慮穩態操作時過多相位重疊。

　　參考資料

　　[1]Pit-Leong Wong, Peng Xu, P. Yang, and F.C.Lee, “Performance improvements of interleaving VRMs with coupling inductors,” IEEE Transactions on Power Electronics, vol. 16, no. 4, pp. 499-507, 2001

　　[2]Jieli Li, “Coupled Inductor Design in DC-DC Converters,” MS Thesis 2001, Dartmouth College.

　　[3]A. M. Schultz and C. R. Sullivan, “Voltage converter with coupled inductive windings, and associated methods,” U.S. Patent 6,362,986, March 26, 2002.

　　[4]A. Ikriannikov, “The benefits of the coupled inductor technology,” eeNews Power Management, December 2014, https://www.eenewspower.com/content/benefits-coupled-inductor-technology.

　　[5]Shuai Jiang, Xin Li, Mobashar Yazdani, Chee Chung, “Driving 48V Technology Innovations Forward - Hybrid Converters and Trans-Inductor Voltage Regulator （TLVR），” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

　　[6]Jinghai Zhou, “Scalable 2-Stage 48V to PoL Power Delivery for Data Centers,” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

　　[7]Infineon Technologies, “Multiphase buck converter with TLVR output filter,” eeNews Europe, February 17, 2021, https://www.eenewseurope.com/Learning-center/multiphase-buck-converter-tlvr-output-filter

更多精彩內容歡迎點擊==>>電子技術應用-AET<<