在近期舉行的EDA行業(yè)頂級(jí)會(huì)議DAC 2021中，芯片行業(yè)EDA巨頭Synopsys和Cadence都分享了關(guān)于EDA行業(yè)未來(lái)發(fā)展的洞見(jiàn)，分別題為《Delivering Systemic Innovation to Power the Era of SysMoore》（驅(qū)動(dòng)系統(tǒng)級(jí)創(chuàng)新以賦能系統(tǒng)摩爾定律時(shí)代）和《More Than Moore and Charting the Path Beyond 3nm》（3nm節(jié)點(diǎn)之后如何超越摩爾定律）。兩篇行業(yè)分享都不約而同地提到了摩爾定律放慢以及EDA行業(yè)的下一個(gè)機(jī)會(huì)，其中的一些觀點(diǎn)非常值得我們關(guān)注。

摩爾定律與EDA

在摩爾定律鼎盛之際，半導(dǎo)體芯片的集成度隨著工藝節(jié)點(diǎn)的縮小每18個(gè)月翻一倍，同時(shí)也帶來(lái)了大幅的性能提升。在那個(gè)時(shí)候，EDA工具必須能跟上工藝節(jié)點(diǎn)縮小的節(jié)奏，包括如何能夠在集成電路規(guī)模指數(shù)級(jí)提升（18個(gè)月翻一倍）的情況下完成超大規(guī)模電路的邏輯和物理綜合（布局布線等），以及如何能支持新工藝節(jié)點(diǎn)帶來(lái)的新特性（例如晶體管建模，DRC規(guī)則等等）。總體而言，那個(gè)時(shí)候的EDA工具可以說(shuō)是追蹤摩爾定律的步伐，追隨著工藝節(jié)點(diǎn)更新?lián)Q代而增加對(duì)最新工藝節(jié)點(diǎn)的支持。
       而隨著摩爾定律接近物理極限，下一代工藝的進(jìn)一步更新的節(jié)奏正在慢慢放緩，同時(shí)新工藝的成本越來(lái)越高但是對(duì)于性能的提升正在變小（只有15-30%左右），這使得使用成熟工藝的機(jī)會(huì)越來(lái)越多。另一方面，整個(gè)芯片行業(yè)對(duì)于性能、能效比等提升的追求并沒(méi)有變慢，因此這就對(duì)于整體芯片的設(shè)計(jì)范式提出了新的要求，這同時(shí)也是EDA行業(yè)的機(jī)會(huì)。
       首先，由于摩爾定律中新工藝節(jié)點(diǎn)帶來(lái)的性能提升正在變小，因此芯片性能提升更多需要依靠設(shè)計(jì)，而不是僅僅依靠工藝改善。芯片設(shè)計(jì)中一個(gè)非常重要的環(huán)節(jié)就是邏輯綜合和后端布局布線，因此在摩爾定律減緩的時(shí)代，事實(shí)上對(duì)于EDA工具的性能需求是提升了，因?yàn)樾酒O(shè)計(jì)公司需要更強(qiáng)大更高效的EDA工具來(lái)充分挖掘半導(dǎo)體工藝的潛能，來(lái)實(shí)現(xiàn)芯片設(shè)計(jì)性能的提升。
       其次，隨著摩爾定律變緩，“More than Moore”正在成為新的設(shè)計(jì)范式，其中的一個(gè)重要改變就是使用高級(jí)封裝和3D堆疊技術(shù)，將多個(gè)芯片使用封裝的形式集成在一起，從而實(shí)現(xiàn)集成度和性能的提升。在這個(gè)角度上來(lái)說(shuō)，芯片設(shè)計(jì)已經(jīng)不僅僅是單個(gè)芯片的問(wèn)題，而逐漸變?yōu)槎嘈酒到y(tǒng)工程問(wèn)題。因此，EDA工具也必須對(duì)這樣的多芯片系統(tǒng)工程提供支持。
      這兩個(gè)機(jī)會(huì)也是Synopsys和Cadence在DAC 2021技術(shù)分享中的重點(diǎn)內(nèi)容。針對(duì)這兩個(gè)問(wèn)題，Synopsys和Cadence不約而同地指出使用人工智能和對(duì)于高級(jí)封裝技術(shù)的系統(tǒng)級(jí)芯片支持將是未來(lái)半導(dǎo)體EDA行業(yè)發(fā)展的主要方向。

EDA+人工智能

芯片EDA，尤其是邏輯綜合以及布局布線等，往往從計(jì)算上來(lái)看是NP－h(huán)ard問(wèn)題，即在有限時(shí)間內(nèi)幾乎不可能獲得全局最優(yōu)解，而大概率是得到一個(gè)性能還不錯(cuò)的次優(yōu)解。使用經(jīng)典算法通常會(huì)在電路規(guī)模提升時(shí)運(yùn)行速度變慢，而且很多時(shí)候的最終結(jié)果質(zhì)量很依賴于工程師人工給出的一些初始條件。總而言之，無(wú)論是運(yùn)行時(shí)間、工程師資源還是最終結(jié)果的質(zhì)量，EDA軟件都存在瓶頸。
      隨著人工智能的發(fā)展，使用人工智能來(lái)幫助解決EDA工具中的NP－h(huán)ard問(wèn)題正在成為重要的方法。與AlphaGo解決圍棋問(wèn)題類似，人工智能也可以通過(guò)從海量數(shù)據(jù)中學(xué)習(xí)規(guī)律，來(lái)幫助EDA工具更快地獲得更好的結(jié)果。理論上，人工智能同樣沒(méi)法確保能獲得最優(yōu)解，但是可以幫助邏輯綜合和布局布線算法更快地收斂到一個(gè)質(zhì)量更高的解，從而能節(jié)省工具運(yùn)行時(shí)間，節(jié)省工程師資源（對(duì)于工程師經(jīng)驗(yàn)和人工干預(yù)的需求更低），并且提升最終結(jié)果的質(zhì)量。
        在本次DAC 2021上，Synopsys和Cadence都著重分享了關(guān)于人工智能在EDA工具中的應(yīng)用。Synopsys的DSO.ai和Cadence的Cerebrus平臺(tái)都能夠在整個(gè)芯片設(shè)計(jì)流程中引入人工智能的幫助，從而加速EDA運(yùn)行時(shí)間并提升質(zhì)量（兩家公司列舉的例子中都提到了數(shù)倍的工程師資源和運(yùn)行時(shí)間改善，同時(shí)在最終指標(biāo)中則實(shí)現(xiàn)了10%以上的顯著提升）。          我們認(rèn)為，這樣的提升完全回答了在摩爾定律趨緩時(shí)代，EDA如何能幫助芯片公司更進(jìn)一步挖掘半導(dǎo)體工藝的潛力并確保芯片性能提升速度不受摩爾定律的影響。此外，我們認(rèn)為人工智能的引入也會(huì)對(duì)芯片設(shè)計(jì)方法論和行業(yè)帶來(lái)改變，對(duì)于工程師的需求也會(huì)越來(lái)越減少，這從某種角度來(lái)說(shuō)，也會(huì)進(jìn)一步降低芯片設(shè)計(jì)的門檻，越來(lái)越多的系統(tǒng)公司將有機(jī)會(huì)能自研芯片，同時(shí)在芯片團(tuán)隊(duì)中，前端架構(gòu)和微架構(gòu)設(shè)計(jì)的重要性也會(huì)越來(lái)越高。

高級(jí)封裝驅(qū)動(dòng)系統(tǒng)性能提升

如果說(shuō)人工智能的引入更多是提升EDA工具底層性能的提升，那么對(duì)高級(jí)封裝的支持則將成為下一代EDA工具需要支持的最重要的新特性。
        如前所述，使用高級(jí)封裝后，EDA工具必須支持的設(shè)計(jì)對(duì)象不僅僅是一個(gè)芯片，而是多個(gè)芯片形成的系統(tǒng)。這個(gè)多芯片系統(tǒng)實(shí)際上給EDA帶來(lái)了很大的挑戰(zhàn)。例如，如何確保3D芯片堆疊時(shí)的芯片發(fā)熱能滿足散熱的條件，如何確保不同芯片間的互聯(lián)能滿足信號(hào)完整性，當(dāng)多個(gè)芯片形成系統(tǒng)時(shí)其工藝和電壓的corner數(shù)也會(huì)大幅提升，如何確保時(shí)序設(shè)計(jì)能滿足需求等等。換句話說(shuō)，對(duì)于高級(jí)封裝的支持是對(duì)于時(shí)序、信號(hào)完整性和熱分析等傳統(tǒng)EDA工具的一個(gè)升級(jí)，將傳統(tǒng)僅僅用于二維單芯片的分析工具升級(jí)到對(duì)于2.5維和三維都能夠支持。
     這同時(shí)也是Synopsys和Cadence在DAC 2021演講中的另一個(gè)重點(diǎn)。Synopsys提出的解決方案名為3DIC Compiler，而Cadence的平臺(tái)則是Integrity 3DIC Platform。兩家公司提出的方案實(shí)際上都是給予他們之前已經(jīng)相對(duì)成熟的時(shí)序、布局布線、信號(hào)完整性、熱分析等EDA工具并實(shí)現(xiàn)針對(duì)高級(jí)封裝領(lǐng)域的升級(jí)，從而能實(shí)現(xiàn)大幅降低流程運(yùn)行時(shí)間，并提升分析結(jié)果質(zhì)量，這樣的升級(jí)也無(wú)疑是對(duì)于高級(jí)封裝逐漸取代摩爾定律推動(dòng)芯片性能提升的一個(gè)回應(yīng)。

對(duì)中國(guó)EDA行業(yè)的啟示

隨著摩爾定律放緩，對(duì)于中國(guó)的EDA行業(yè)既是機(jī)會(huì)也是挑戰(zhàn)。機(jī)會(huì)在于，如前所分析，整體芯片行業(yè)對(duì)于EDA的需求會(huì)變強(qiáng)，因此整個(gè)行業(yè)也會(huì)加強(qiáng)對(duì)于EDA的投入，對(duì)于中國(guó)EDA廠商來(lái)說(shuō)，除了對(duì)設(shè)計(jì)和驗(yàn)證等傳統(tǒng)技術(shù)上進(jìn)行加強(qiáng)和查漏補(bǔ)缺以外，而人工智能等新算法范式則是一個(gè)新的起跑點(diǎn)，其中中國(guó)EDA公司和國(guó)際領(lǐng)先公司都處于相似的起跑點(diǎn)上。而挑戰(zhàn)則在于，由于芯片行業(yè)對(duì)于EDA的要求在提升，因此中國(guó)的EDA行業(yè)必須進(jìn)一步加強(qiáng)自身的能力建設(shè)，才能更好地與國(guó)外巨頭競(jìng)爭(zhēng)。
      我們認(rèn)為，中國(guó)EDA行業(yè)應(yīng)該首先把握住人工智能這一機(jī)會(huì)，因?yàn)檎w來(lái)說(shuō)中國(guó)的人工智能水準(zhǔn)并不落后于其他國(guó)家，同時(shí)中國(guó)甚至在數(shù)據(jù)量等訓(xùn)練人工智能模型地重要資源上有一定優(yōu)勢(shì)，因此這也將成為中國(guó)EDA公司能實(shí)現(xiàn)追趕和超越的一個(gè)重要維度。而從另一個(gè)角度，高級(jí)封裝對(duì)于時(shí)序、信號(hào)完整性和熱分析地需求也在提醒中國(guó)的EDA公司一方面要加強(qiáng)這些基本工具地積累，同時(shí)也要積極地?cái)U(kuò)大自己支持的工具范圍，因?yàn)閷?duì)于高級(jí)封裝來(lái)說(shuō)最終一定是能將多種工具集成在一起的平臺(tái)才能獲得用戶的青睞。如果能抓住這兩個(gè)新的設(shè)計(jì)范式，中國(guó)的EDA行業(yè)必將獲得大的進(jìn)步。