最近，半導體業界公認的晶圓代工之王臺積電再次傳出芯片利好消息，外媒援引產業鏈消息人士的信息，臺積電2nm工藝的研發進展超出預期，甚至快于原計劃。

2nm似乎是目前已知芯片工藝能達到的極限所在，關于2nm工藝的消息并不多。此前臺積電曾透露出公司已經獲得了建造2nm工藝芯片生產工廠所需的土地，或將位于新竹科學園區；另外一則關于臺積電2nm工藝的消息則是在上月底舉辦的臺積電2020年度全球技術論壇上，他們透露正在同一家主要客戶緊密合作，加快2nm工藝研發進展，不過并未透露具體客戶。

圖片源自OFweek維科網

2nm工藝終于要用上環繞柵極晶體管技術（GAA）

根據消息人士透露臺積電的2nm工藝，不會繼續采用成熟的鰭式場效應晶體管技術（FinFET），而會采用環繞柵極晶體管技術（GAA）。要知道，在3nm工藝節點上，臺積電選擇了采用FinFET放棄了GAA，而三星卻在3nm工藝上一直堅持著GAA路線，如今臺積電率先來到2nm工藝路口，其作出的選擇也基本意味著接下來半導體行業整體的到前進方向。

為什么考慮選擇GAA，這還得從FinFET說起。眾所周知，晶體管的演化與半導體發展進程息息相關，晶體管是一種控制電流大小與開關的電子器件，其作用就跟水龍頭用來控制水流的大小以及開關一樣。而晶體管中一個重要影響因素就是場效應，是指通過施加一個電場來實現對電流的控制，所以也就有了場效應晶體管（Field－Effect Transistor，FET）一說。

FinFET就是源自于場效應晶體管，在FinFET的架構中，閘門的形狀類似魚鰭的叉狀3D架構（“鰭式場效應晶體管”命名的由來），可于電路的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制并減少漏電流，也可以大幅縮短晶體管的柵長。

芯片工藝節點發展到5nm之后，FinFET也面臨一系列難題。首先是隨著柵線之間間距的減小，再想像以往一樣在一個單元內填充多個鰭線已不現實，同時柵線間距的減小還會導致FinFET的靜電問題急速加劇并直接制約晶體管性能的提升，此外FinFET的出現雖然突破了平面晶體管的短溝道效應限制讓電壓得意降低，但是還不夠，在理想情況下溝道應該被柵極完全包圍。因此在5nm之后，業界迫切需要一個新的結構來替代鰭式晶體管結構，這就帶來了全環繞柵極晶體管，也就是我們所說的GAA。

當然，受限于摩爾定律等原因，采用GAA結構也需要滿足以下幾個條件：1、新的結構需要的生產工藝應該與FinFET相似，可使用現有的設備及技術成果實現；2、新的結構應實現對通道更好的控制，例如柵極與通道之前的接觸面積更大；3、新的結構帶來的寄生電容和電阻問題應得到顯著改善。

以臺積電2nm目前的研發進度來看，預計臺積電2023年下半年可望進入風險性試產，2024年正式量產。