0 引言

    帶隙基準作為模擬電路中的重要的組成模塊，應用于很多領域，如數據轉換器、線性穩壓器、DC-DC轉換器、存儲器等。低功耗、低溫漂已成為帶隙基準設計中的熱點與難點。在以往的研究中，多數設計僅實現其中一個方面^[1-3]。一些低功耗的設計，其溫度系數較差或溫度范圍較窄；一些高精度的設計則往往伴隨著復雜的電路結構與高功耗。本文設計了一款低功耗且低溫漂的帶隙基準結構。

1 傳統帶隙基準

    傳統帶隙基準如圖1所示，圖中由MN3、MN2、MP5與MP6構成啟動電路，當電路中存在0的簡并點時，運放輸入端為低電位而輸出端為高電位，此時電流為0，MP3漏極為低電位使得MN3關斷并在其漏極形成高電位，通過反向器控制MP6導通注入電流，使得整個環路開啟，開啟后MN3導通使得MP6關斷。

    環路正常工作時，由運放輸入端鉗制Q1的發射極與電阻R₀的上端電位相等，降落在R₀的壓降可以表示為：

    其中ΔV_be為雙極性晶體管Q0與Q1的發射極電位差，N為Q0與Q1的比值。此電位差具有正的溫度系數，且電流復制到MP3的漏級，在電阻R₁上的壓降為：

    η為工藝參數，x為電流依賴于溫度的階數，T_r為參考溫度，恒流下V_be隨溫度的變化曲線如圖2所示。

    由式(4)與式(5)可得：

    若令式(3)中：

則在溫度T_r附近表現為零溫度系數，而在此溫度T_r前表現為正溫度特性，在溫度T_r后表現為負溫度特性。故傳統帶隙基準曲線為拋物線型。

2 低溫漂低功耗實現方法

    在傳統的帶隙基準設計當中，由于運放消耗了大量的電流，可以通過圖3的方式降低功耗，并通過引入隨溫度變化的阻抗降低溫漂。圖中MN6、MN7、MP8、MP9構成啟動電路，由MN/P1、MN/P2、MN/P3、MN/P4構成電流鏡結構使得MN1、MN2源極電位相等，以此減少了大量的支路節省了電流。

    圖3中的MP7管與一串串聯的二極管及MN5實現了隨溫度漸變的阻抗，當采取足夠多的N個二極管串聯時，忽略MP7的阻抗，則每個二極管分壓為V_DD/N，使得每個二極管的分壓小于其開啟電壓，而二極管的內建電勢差，即開啟電壓可以表示為：

    可見結電壓隨溫度線性的減小，系數約為-2 mV/℃，則在此電路中，由下向上的第n個二極管表現為-2n mV/℃的溫度特性。

    綜上所述，當溫度較低時每個二極管壓降恒定為V_DD/N，當溫度達到一定值使得二極管開啟時，此時二極管壓降隨溫度線性地下降。圖4為圖3中串聯二極管各節點的溫度掃描仿真結果。

    在圖3中R₂為一阻值較小的電阻，其上壓降較小，故MN5工作在深線性區，此時的MN5阻抗可以表達為：

    此阻抗可以近似為V_GS的一元函數，當V_GS減小時，阻值變大。

    將二極管P端的電位作為此線性區MOS的控制信號，則可以實現阻抗在超過某一溫度后逐漸增大，而在此溫度之前保持不變。通過對此MOS管的寬長比設計可以控制阻值的變化率。隨著V_GS的減小，R_on的進一步增大，而R_on與R₂的串聯整體阻抗將不會超過R₂，忽略亞閾值效應，即：

    式(13)中的R₂||R_on5會在二極管開啟溫度之前保持恒定阻抗不變，而在二極管開啟后阻抗隨溫度逐漸增大最終逼近極限值R₂。故使得溫漂曲線在傳統帶隙基準基礎上，表現為負溫度特性后由于阻抗的增加電壓回升，在此阻抗逼近極限后失去調節能力又使得電壓回落。傳統帶隙的溫漂曲線與本次設計的帶隙溫漂曲線對比簡圖如圖5所示。

    圖3中帶隙基準電路在功耗上仍可以繼續優化，其電路如圖6所示。將MP5與MP6去掉并做成折疊共源共柵結構，減小了一個支路的電流，若MP2與MP6尺寸相等，MP4與MP8尺寸相等，則此兩路電流均分了流過Q0的電流。改進后的輸出電壓為：

3 帶隙基準仿真

    本次帶隙基準采取標準0.18 μm工藝，圖7為輸出參考電壓隨溫度的變化曲線。

    仿真結果表明，在溫度達到9.4 ℃時，出現第一個極值點，此溫度下的正溫度系數與負溫度系數相等表現為零溫度系數，隨后輸出隨溫度下落，當溫度達到81.6 ℃時，二極管滿足開啟條件，使得MN5的柵極電壓逐漸下降，阻抗上升，導致降落在R₃兩端的壓降隨溫度升高，使得輸出電壓回升1.3 mV，并在溫度達到112 ℃時，R₃與MN5的并聯阻抗達到極限，而V_be的非線性使得輸出隨溫度再次下落。

    根據溫漂計算公式(單位ppm/℃)：

    溫漂曲線最大值為1.216 9 V，最小值為1.215 4 V，溫度范圍為-40 ℃~150 ℃，通過計算得出溫度系數為6.49 ppm/℃。

    圖8 Monte Carlo仿真展示了參考電壓隨工藝偏差變化的分布，在采樣點為200的情況下，參考電壓均值為1.2170 2 mV，方差為14.109 1 mV，表明了較好的魯棒性。

    圖9為帶隙基準的電源抑制比仿真結果，其掃描頻率范圍為1 Hz~1 GHz，在低頻時電源抑制比為38 dB，最差的情況出現在頻率557 kHz下的36 dB。

    圖10為帶隙基準的版圖設計，圖11為帶隙基準的后仿真結果，對比于前仿真中的結果，由于寄生電阻效應導致輸出電壓隨溫度曲線整體上移，而輸出隨溫度變化趨勢與前仿真中結果保持一致，計算溫度系數為6.40 ppm/℃。

    本次設計以較小的功耗代價實現了較高的精度，其性能指標與參考文獻對比見表1。

4 結論

    本文設計了一款低功耗結構的帶隙基準電路，采取5 V供電，總功耗為1.2 μW，溫度系數為6.40 ppm/℃，低頻電源抑制比為38 dB，該電路可以廣泛應用于便攜式電子領域。

參考文獻

[1] WU C，GOH W L，YANG Y，et al.A start-up free 200 nW bandgap voltage reference[C].2016 14th IEEE International New Circuits and Systems Conference(NEWCAS)，2016：1-4.

[2] MA B，YU F.A Novel 1.2–V 4.5-ppm/°C curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2014，61(4)：1026-1035.

[3] WANG L，ZHAN C，TANG J，et al.A 0.9-V 33.7-ppm/℃ 85-nW sub-bandgap voltage reference consisting of subthreshold MOSFETs and single BJT[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems，2018，26(10)：2190-2194.

[4] MART′INEZ-NIETO A，SANZ-PASCUAL M T，ROSALES-QUINTERO P.A bandgap voltage reference in 0.18 μm CMOStechnology[C].2013 IEEE 56th International Midwest Symposium on Circuits and Systems(MWSCAS)，2013.

[5] 孟慶巨，劉海波，孟慶輝.半導體器件物理[M].北京：科學出版社，2009.

作者信息:

潘鴻澤1，王東興1，宋明歆2

(1.哈爾濱理工大學 理學學院，黑龍江 哈爾濱150080；2.海南大學，海南 海口570228)