隨著AI對(duì)設(shè)計(jì)和制造的滲透和影響，生活中智能產(chǎn)品也開始變得稀松平常。產(chǎn)品端發(fā)生的巨大變化和快速迭代，其影響傳導(dǎo)到產(chǎn)業(yè)鏈上游帶來的則是沖擊，因此整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈上各廠家的職能都在發(fā)生一定程度的交雜與變化。
在此前鎂客網(wǎng)采訪華進(jìn)半導(dǎo)體市場(chǎng)與產(chǎn)業(yè)化部／戰(zhàn)略部部長(zhǎng)周鳴昊談到這一話題時(shí)，他就曾直言表示明顯感受到了變動(dòng)，“整個(gè)產(chǎn)業(yè)鏈確實(shí)是發(fā)生了一些變化，最明顯的是，大家分工很清楚的版塊開始出現(xiàn)了業(yè)務(wù)交叉，以我們中下游來看，前道、中道、后道和組裝之間實(shí)際上都有交叉。這樣的變化之下，有沖擊，也有機(jī)會(huì)。”
中下游如此，上游亦然。筆者留意到，作為輔助IC設(shè)計(jì)的工具提供商，EDA公司幾乎活躍在各大前沿技術(shù)、工藝探討和創(chuàng)新論壇上。
從幕后走向臺(tái)前，EDA的積極活躍著實(shí)惹人關(guān)注。尤其是在國內(nèi)EDA產(chǎn)業(yè)相對(duì)處于“空白”之下，這樣一個(gè)轉(zhuǎn)變是不是暗示著更多機(jī)遇也成為半導(dǎo)體從業(yè)者應(yīng)當(dāng)考慮的問題。
EDA，芯片設(shè)計(jì)的工具
發(fā)展近六十載，從一開始的IC設(shè)計(jì)輔助工具到后來囊括設(shè)計(jì)、性能測(cè)試、特性分析、虛擬仿真等諸多功能，在加速芯片設(shè)計(jì)的同時(shí)，EDA產(chǎn)業(yè)也從一開始的不起眼逐漸發(fā)展壯大。
ESD Alliance MSS發(fā)布的最新統(tǒng)計(jì)數(shù)據(jù)顯示，2018年Q3全球EDA產(chǎn)業(yè)收入同期增長(zhǎng)了6．7％，達(dá)到了24．4億美元，延續(xù)了此前的連續(xù)增長(zhǎng)之勢(shì)。對(duì)此，業(yè)內(nèi)人給出分析稱，之后整個(gè)市場(chǎng)空間還將繼續(xù)增長(zhǎng)。
盡管迅速增長(zhǎng)，因只是IC設(shè)計(jì)的“配角”，EDA市場(chǎng)一直以來只是半導(dǎo)體產(chǎn)業(yè)中一個(gè)“無足輕重”的細(xì)分領(lǐng)域，現(xiàn)如今它為何值得關(guān)注？
首先，我們來看下何為EDA。
EDA（Electronic design automation），中文譯為電子設(shè)計(jì)自動(dòng)化，指的是利用計(jì)算機(jī)輔助設(shè)計(jì)（CAD）等軟件來完成超大規(guī)模集成電路（VLSI）芯片的功能設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)（包括布局、布線、版圖、設(shè)計(jì)規(guī)則檢查等）等流程的設(shè)計(jì)方式。
在十分有限的芯片上進(jìn)行布局和走線是一門很復(fù)雜的學(xué)問，并且好的布局和布線可以節(jié)省面積、提升信號(hào)完整性和穩(wěn)定性的同時(shí)還提高芯片可靠性，所以一般專業(yè)的芯片公司都要使用EDA軟件來輔助設(shè)計(jì)。
但是EDA并不是在半導(dǎo)體產(chǎn)業(yè)一開始出現(xiàn)就存在的。
在六十年前，半導(dǎo)體產(chǎn)業(yè)剛剛萌生，當(dāng)時(shí)的集成電路遠(yuǎn)不及現(xiàn)在復(fù)雜，因此IC設(shè)計(jì)人員只需徒手就可以完成集成電路的設(shè)計(jì)、布線等工作。后來隨著晶體管數(shù)量的暴增，物理空間、時(shí)序收斂、邏輯區(qū)域等因素都需要被融合考慮，“手工”設(shè)計(jì)和制作的低效和耗時(shí)嚴(yán)重增加了設(shè)計(jì)成本，EDA工具順應(yīng)這樣一個(gè)需求而生。
EDA首次亮相是在上世紀(jì)60年代，當(dāng)時(shí)它能夠?qū)崿F(xiàn)對(duì)電路板上的少量模塊進(jìn)行自動(dòng)擺放。到了70年代，EDA工具開始應(yīng)用在了工業(yè)界，很多半導(dǎo)體公司也開始研發(fā)自己專用的EDA工具，并逐步形成了現(xiàn)在的設(shè)計(jì)風(fēng)格。在80到90年代間，獨(dú)立的軟件供應(yīng)商開始設(shè)計(jì)具備更加普遍用途的軟件工具，也因此EDA逐步發(fā)展為IC產(chǎn)業(yè)鏈上游中細(xì)分的一個(gè)獨(dú)立產(chǎn)業(yè)。
當(dāng)時(shí)，順應(yīng)整個(gè)硅谷半導(dǎo)體產(chǎn)業(yè)的興起，美國硅谷出現(xiàn)了一大批EDA廠商，在不斷的競(jìng)爭(zhēng)之后，21世紀(jì)初整個(gè)市場(chǎng)形成了Synopsys、Mentor和Cadence三大巨頭瓜分的格局。
相較于國際，國內(nèi)EDA產(chǎn)業(yè)的發(fā)展主要伴隨著我國半導(dǎo)體產(chǎn)業(yè)的發(fā)展與興起，此前零散的EDA軟件研發(fā)團(tuán)隊(duì)也因此逐步凝聚成一股強(qiáng)力，國產(chǎn)EDA的代表廠商華大九天就是在2009年正式成立。
不難發(fā)現(xiàn)，無論是國內(nèi)還是國外，EDA無一例外都是在半導(dǎo)體產(chǎn)業(yè)高速發(fā)展的帶動(dòng)下應(yīng)運(yùn)而生的，因此某種程度上EDA行業(yè)的發(fā)展史就像一面鏡子，它能夠折射出半導(dǎo)體產(chǎn)業(yè)的技術(shù)迭代速度和創(chuàng)新程度。換言之，EDA產(chǎn)業(yè)發(fā)展越好，整個(gè)半導(dǎo)體行業(yè)越“動(dòng)蕩”。
工欲善其事，必先利其器
在國內(nèi)，EDA為公眾所熟知很大程度上源于中美關(guān)系緊張形勢(shì)下，Cadence曾拒絕給中興提供EDA工具而以此鉗制中興的事件。對(duì)于學(xué)習(xí)過工程專業(yè)的人來說，不會(huì)不知道Protel、CAD等自動(dòng)輔助設(shè)計(jì)軟件及它們的重要性。
工欲善其事，必先利其器。
設(shè)計(jì)芯片是一件耗時(shí)又耗力的事情。早在2014年，就有報(bào)道指出當(dāng)時(shí)英偉達(dá)曾為設(shè)計(jì)一款芯片花費(fèi)了8000名員工一年的時(shí)間，這樣的成本是一般公司所無法承受的。
而EDA的出現(xiàn)恰好就是為了解決類似這樣，因復(fù)雜的設(shè)計(jì)需求帶來的芯片設(shè)計(jì)成本提升的問題，它通過幫助芯片設(shè)計(jì)人員用更簡(jiǎn)單的方法去從事設(shè)計(jì)工作，以縮短研發(fā)周期，降低設(shè)計(jì)成本。
沒有EDA軟件，設(shè)計(jì)者需要經(jīng)過若干次實(shí)物實(shí)驗(yàn)才能做出一個(gè)合格設(shè)計(jì)；而有了它，設(shè)計(jì)者可通過計(jì)算機(jī)“試錯(cuò)”，這極大降低了重復(fù)試錯(cuò)的成本，因而讓公司能夠用盡可能低的成本設(shè)計(jì)出合格的產(chǎn)品。
利用EDA工具，電子設(shè)計(jì)工程師們可以通過計(jì)算機(jī)完成大量繁瑣的設(shè)計(jì)工作，即將電子產(chǎn)品的電路設(shè)計(jì)、性能分析、布線、仿真到出IC版圖的整個(gè)過程都在計(jì)算機(jī)上自動(dòng)處理完成。
經(jīng)過數(shù)十年的發(fā)展，整個(gè)EDA產(chǎn)業(yè)基本形成了穩(wěn)定的技術(shù)市場(chǎng)，它也代表了整個(gè)電子設(shè)計(jì)技術(shù)的最新發(fā)展方向。綜合考慮工藝、制造和系統(tǒng)設(shè)計(jì)，EDA所要做的事情幾乎囊括了IC設(shè)計(jì)工作中涉及到的前端設(shè)計(jì)、IP復(fù)用、系統(tǒng)和功能描述、邏輯設(shè)計(jì)和仿真等各個(gè)關(guān)鍵環(huán)節(jié)，以達(dá)到最大程度優(yōu)化芯片的設(shè)計(jì)方式，成為了IC設(shè)計(jì)人員的最佳利器。
深度學(xué)習(xí)開啟EDA 4．0時(shí)代
上文提到，英偉達(dá)為設(shè)計(jì)一款芯片耗費(fèi)了8000名員工一年的時(shí)間。不過彼時(shí)EDA產(chǎn)業(yè)已經(jīng)發(fā)展到相對(duì)成熟的地步，為何還會(huì)出現(xiàn)如此大動(dòng)干戈的情況？其中緣由在于深度學(xué)習(xí)。
對(duì)于整個(gè)科技行業(yè)來說，深度學(xué)習(xí)的全面爆發(fā)有著影響深遠(yuǎn)的意義，它給軟件系統(tǒng)、硬件產(chǎn)品端和半導(dǎo)體等領(lǐng)域都帶來了沖擊，EDA產(chǎn)業(yè)也不例外。在人工智能的影響和摩爾定律逐步失效的情況下，芯片架構(gòu)設(shè)計(jì)和定制化要求成為當(dāng)下IC設(shè)計(jì)的主旋律，這讓傳統(tǒng)EDA工具也露出了自身的局限性。
2015年，應(yīng)DAPRA要求，為迎合AI帶來的定制化需求去改進(jìn)EDA，加州大學(xué)伯克利分校6名研究生嘗試采用了全新的EDA語言和技術(shù)來驗(yàn)證該校RISC－V中心的BOOM－2項(xiàng)目。結(jié)果有些出乎意料，他們僅花了6個(gè)月就完成了含有25M個(gè)晶體管的設(shè)計(jì)。與此相比，受深度學(xué)習(xí)影響之累，英偉達(dá)的出手確實(shí)太“闊綽”了些。也因此，傳統(tǒng)EDA工具的局限性顯露無疑。
在深度學(xué)習(xí)、云計(jì)算等技術(shù)的影響下，半導(dǎo)體產(chǎn)業(yè)在自動(dòng)駕駛汽車、智能汽車、物聯(lián)網(wǎng)等新興領(lǐng)域的驅(qū)動(dòng)下迎來了新一輪發(fā)展高潮，IC設(shè)計(jì)的各個(gè)環(huán)節(jié)與設(shè)計(jì)方法都在發(fā)生改變，芯片設(shè)計(jì)的復(fù)雜度大大提升，數(shù)字系統(tǒng)的設(shè)計(jì)周期和設(shè)計(jì)成本壓力激增。且現(xiàn)在隨著電子行業(yè)的長(zhǎng)尾效應(yīng)，沿著尾部走得越遠(yuǎn)，設(shè)計(jì)成本占總成本的比例就越大。
對(duì)于Fabless公司來說，設(shè)計(jì)占據(jù)的比重越來越大，使用EDA工具會(huì)有諸多好處，比如縮短上市時(shí)間、降低產(chǎn)品設(shè)計(jì)和開發(fā)成本，同時(shí)可以促進(jìn)設(shè)計(jì)可靠、高速、高密度的集成電路。
對(duì)于EDA廠商來說，受自身局限性和降低成本需求強(qiáng)烈的“雙面夾攻”，變革確實(shí)不得不為。但落實(shí)到細(xì)節(jié)上，他們不僅要解決因此暴露出的歷史遺留的諸如數(shù)據(jù)共享、工具接口等管理問題，還要完成定制化要求帶來的硬件語言和系統(tǒng)框架結(jié)構(gòu)上的革新。這不可謂不是一道難題。
為了應(yīng)對(duì)變化，2017年Mentor公司正式對(duì)外宣布全面調(diào)整戰(zhàn)略，稱要率先帶動(dòng)EDA 4．0，并打造將多種高級(jí)驗(yàn)證技術(shù)無縫連接形成一個(gè)綜合性的服務(wù)平臺(tái)，從而大大提高ASIC和現(xiàn)如今大火的SoC功能驗(yàn)證的生產(chǎn)效率。與此同時(shí)，Synopsys、Cadence也不落后，一邊在接觸科技巨頭一邊也在AI領(lǐng)域動(dòng)作頻頻。
有意思的是，在壓力的驅(qū)使下，EDA廠商不僅將AI融入到了EDA生態(tài)建設(shè)中，以解決設(shè)計(jì)復(fù)用、檔案反復(fù)、零件瑣碎、自動(dòng)化不足等工具問題，在這之外，他們還關(guān)心起了FinFETs、3D－IC等新工藝，參與新架構(gòu)的設(shè)計(jì)，同時(shí)關(guān)心5G、自動(dòng)駕駛、云計(jì)算等前沿技術(shù)。在創(chuàng)新技術(shù)的關(guān)注度和參與度上，EDA廠商堪比前沿科技巨頭。
對(duì)此，Cadence產(chǎn)品管理總監(jiān)Dave Pursley曾公開給出解釋，“目前處于前沿的公司是對(duì)EDA工具影響最大的公司，因我們希望通過接觸他們來訓(xùn)練我們的工具，然后讓行業(yè)的其他人使用這些工具，同時(shí)改善這一流程。”
不會(huì)做解決方案的EDA廠商不是好的AI公司
但僅僅抓住大客戶是抓不住整個(gè)市場(chǎng)的，Pursley也意識(shí)到了這個(gè)問題，“雖然我們關(guān)注的是大客戶，但打造出的工具并不具有通用性，也有很多客戶在尋求成本更低、生產(chǎn)率更高的解決方案。他們承擔(dān)不起投入大量人力的代價(jià)，需要找到更好的辦法。”
傳統(tǒng)意義上，許多芯片設(shè)計(jì)都是采用標(biāo)準(zhǔn)元件來搭建的，EDA廠商只需要提供軟件工具即可。但是隨著更多的復(fù)雜技術(shù)逐漸滲透到物聯(lián)網(wǎng)等設(shè)備中，人們對(duì)計(jì)算能力的需求正在增加，而這顯然超出了傳統(tǒng)芯片設(shè)計(jì)架構(gòu)和標(biāo)準(zhǔn)器件搭建所能提供的，且功耗增加、安全性降低、可靠性降低等問題也是與日俱增，因此，自定義設(shè)計(jì)的需求日益增長(zhǎng)。需求各異，定制化解決方案自然成為當(dāng)下“最好的辦法”。
作為國內(nèi)EDA廠商的領(lǐng)頭者，華大九天的起點(diǎn)和重點(diǎn)就是做好定制化服務(wù)，即針對(duì)不同芯片的設(shè)計(jì)需求提供全流程整體解決方案等服務(wù)。可見，做好解決方案成為EDA廠商不得不學(xué)的必備本領(lǐng)。
由EDA廠商來做解決方案的原因也顯而易見，相較于芯片流片的成本，在EDA虛擬平臺(tái)上的花費(fèi)自然會(huì)少許多。而如歷史上任何技術(shù)的商用發(fā)展歷程，成本全面降低是廣泛應(yīng)用的首要前提。
追著創(chuàng)新走，這是EDA廠商的使命。相較于過去，當(dāng)下EDA廠商在芯片設(shè)計(jì)過程中的作用顯然舉足輕重，而素有行業(yè)技術(shù)風(fēng)向標(biāo)之稱的DAPRA深諳此理。2018年7月，它宣布投入15億美元協(xié)助半導(dǎo)體產(chǎn)業(yè)長(zhǎng)期發(fā)展，其中就包括研究和優(yōu)化測(cè)試、虛擬仿真等EDA軟件算法和系統(tǒng)。
從曾經(jīng)只需解決邏輯電路功能到如今面向產(chǎn)業(yè)鏈，EDA廠商甚至承擔(dān)了對(duì)Foundry的良率和成品率的解決方案。
現(xiàn)在，用AI技術(shù)來面向產(chǎn)業(yè)鏈需求去做好用的解決方案已經(jīng)成為EDA廠商的共識(shí)，但如何基于工藝變化和技術(shù)需求研制先進(jìn)的支持系統(tǒng)、打造IP產(chǎn)品及全套設(shè)計(jì)解決方案成為EDA廠商的巨大挑戰(zhàn)。