互聯(lián)網(wǎng)基礎(chǔ)設(shè)施領(lǐng)域高性能定時(shí)解決方案的領(lǐng)先供應(yīng)商Silicon Labs（芯科科技有限公司，NASDAQ：SLAB）今日宣布推出適用于無(wú)線基礎(chǔ)設(shè)施應(yīng)用的業(yè)界最高集成度時(shí)鐘IC，此無(wú)線基礎(chǔ)設(shè)施應(yīng)用包括微蜂窩（small cell）和宏蜂窩（macro cell）。Silicon Labs的新型Si5380時(shí)鐘發(fā)生器是業(yè)界首款能夠替代低相位噪聲整數(shù)N分頻時(shí)鐘、壓控晶體振蕩器（VCXO）、分立環(huán)路濾波器和電壓調(diào)節(jié)器的單芯片器件。Si5380時(shí)鐘IC提供了媲美傳統(tǒng)分立解決方案的相位噪聲性能，同時(shí)在封裝尺寸、物料成本（BOM）、功耗、性能和易用性方面提供顯著優(yōu)勢(shì)。
Cisco最近的一項(xiàng)研究表明，受到視頻流服務(wù)和IoT連接設(shè)備廣泛部署的推動(dòng)，全球移動(dòng)數(shù)據(jù)流量在2014年至2019年之間將可能飆升近十倍。雖然基站供應(yīng)商正在開發(fā)新的4G/LTE設(shè)備以增加網(wǎng)絡(luò)容量和覆蓋范圍，但是對(duì)于微蜂窩基站來(lái)說(shuō)設(shè)計(jì)難度日益增加，因?yàn)樵趽頂D的城市環(huán)境中它們經(jīng)常被部署到空間和功耗受限的室外位置。Silicon Labs的新型Si5380時(shí)鐘IC是業(yè)界首款單芯片無(wú)線時(shí)鐘IC，特別針對(duì)尺寸、功耗、集成度和性能進(jìn)行了優(yōu)化，這使得它成為微蜂窩基站應(yīng)用的理想選擇。
Si5380時(shí)鐘IC憑借Silicon Labs最新的第四代DSPLL技術(shù)，為下一代微蜂窩和宏蜂窩基站遠(yuǎn)程射頻頭（RRH）設(shè)計(jì)提供了有針對(duì)性優(yōu)化的解決方案。DSPLL技術(shù)創(chuàng)新的雙環(huán)路混合信號(hào)架構(gòu)在數(shù)字鎖相環(huán)（PLL）架構(gòu)中集成了一個(gè)高性能的15GHz模擬壓控振蕩器，消除了通常所需的分立環(huán)路濾波器和低壓差輸出（LDO）穩(wěn)壓器。這使得該時(shí)鐘解決方案能夠提供超低相位噪聲時(shí)鐘合成和一流PLL集成度的最佳組合。
與競(jìng)爭(zhēng)的VCXO時(shí)鐘IC解決方案相比，Si5380時(shí)鐘IC可減少66%的印制電路板（PCB）占用面積，降低30%的功耗。當(dāng)今的微蜂窩基站通常功耗預(yù)算受限，并且一般采用以太網(wǎng)供電（PoE）技術(shù)供電，因此高能效的定時(shí)器件特別重要。憑借在DSPLL中集成所有PLL和電源調(diào)節(jié)電路，Si5380芯片能夠提供極高的板級(jí)噪聲抑制、電源噪聲抑制和操作溫度范圍內(nèi)一致、可重復(fù)的相位噪聲性能。
基于VCXO的時(shí)鐘解決方案在震動(dòng)環(huán)境下通常導(dǎo)致雜散性能衰減，而Si5380芯片集成的DSPLL技術(shù)無(wú)論在任何系統(tǒng)環(huán)境下都能夠提供優(yōu)異的雜散響應(yīng)。此外，Si5380時(shí)鐘芯片在鎖定到高抖動(dòng)輸入時(shí)鐘后能夠保證低相位噪聲，確保數(shù)據(jù)轉(zhuǎn)換器性能不會(huì)受到外部影響而衰減。Si5380能夠生成高達(dá)1.47456GHz的4G/LTE頻率，并提供12路獨(dú)立的可配置時(shí)鐘輸出，為兼容JESD204B標(biāo)準(zhǔn)的數(shù)據(jù)轉(zhuǎn)換器、FPGA和其他邏輯器件提供定時(shí)服務(wù)。
Silicon Labs定時(shí)產(chǎn)品營(yíng)銷總監(jiān)James Wilson介紹：“Si5380時(shí)鐘是目前業(yè)界最高集成度的定時(shí)解決方案，它滿足微蜂窩和宏蜂窩基站在各類環(huán)境條件下對(duì)于緊湊型PCB封裝、低功耗、可靠性和運(yùn)營(yíng)商級(jí)別相位噪聲性能的需求。Silicon Labs高集成度的DSPLL時(shí)鐘架構(gòu)，結(jié)合易于使用的ClockBuilder Pro軟件，大大簡(jiǎn)化了當(dāng)今異構(gòu)無(wú)線網(wǎng)絡(luò)所需時(shí)鐘合成和抖動(dòng)衰減的設(shè)計(jì)難度?！?/p>
利用ClockBuilder Pro簡(jiǎn)化時(shí)鐘樹設(shè)計(jì)
為了簡(jiǎn)化無(wú)線基站的時(shí)鐘樹設(shè)計(jì)，Silicon Labs的ClockBuilder Pro軟件能夠幫助設(shè)計(jì)人員在五分鐘內(nèi)生成可編程的Si5380時(shí)鐘配置，從而最小化軟件開發(fā)成本。無(wú)需為定制時(shí)鐘芯片等待數(shù)月，設(shè)計(jì)人員只要通過(guò)ClockBuilder Pro簡(jiǎn)單的上傳他們的定制配置到Silicon Labs，工廠預(yù)編程的Si5380時(shí)鐘樣片就能夠在兩周內(nèi)發(fā)出。因?yàn)闃I(yè)界最短的定制樣片交貨時(shí)間，客戶能夠大大加速整個(gè)產(chǎn)品開發(fā)過(guò)程。