在無(wú)線通信中，由于受多徑效應(yīng)、噪聲、衰落等的影響，接收端信號(hào)不可避免地存在碼間干擾，這樣會(huì)限制無(wú)線通信系統(tǒng)的最大傳輸率，并導(dǎo)致接收端產(chǎn)生較大的誤碼率。均衡器可以消除碼間干擾，但自適應(yīng)均衡器具有三大局限性：(1)在多點(diǎn)無(wú)線網(wǎng)絡(luò)通信中，如果發(fā)送的周期性訓(xùn)練序列被中斷，將導(dǎo)致無(wú)法通信；(2)發(fā)送周期性的訓(xùn)練序列增加了系統(tǒng)傳輸?shù)念~外開銷，降低了傳輸效率；(3)在一些特殊環(huán)境，接收端根本不可能得到發(fā)送端的訓(xùn)練序列^[1]。基于以上原因，所以提出了盲均衡器。本文采用QPSK和16QAM兩種調(diào)制方式，使用System Generator軟件對(duì)其進(jìn)行設(shè)計(jì)。首先在Simulink下對(duì)MCMA算法進(jìn)行浮點(diǎn)建模仿真，再利用Xilinx公司模塊進(jìn)行定點(diǎn)仿真，而后由定點(diǎn)仿真模型直接生成FPGA代碼，最后下載到芯片中進(jìn)行測(cè)試。

1 MCMA盲均衡原理

        恒模算法(CMA)是一種在實(shí)際生活中廣泛應(yīng)用的盲均衡算法^[2-4]，但是CMA算法存在著信號(hào)收斂速度慢、剩余誤差大和相位偏移等局限性。因此，修正恒模算法（MCMA）被提出。MCMA算法^[5]將信號(hào)的虛部和實(shí)部分開進(jìn)行處理，對(duì)信號(hào)的虛部和實(shí)部分別進(jìn)行均衡，使其信號(hào)中含有相位信息，這樣可以有效地對(duì)信道引起的相位偏移進(jìn)行補(bǔ)償，使星座圖輸出變正。

2 盲均衡器設(shè)計(jì)

2.1 總體結(jié)構(gòu)

        本文利用xc7z020-1clg484芯片實(shí)現(xiàn)MCMA算法盲均衡器，由于芯片資源比較豐富，采用了自上而下的設(shè)計(jì)方法，并采用流水線技術(shù)和并行結(jié)構(gòu)。將總體結(jié)構(gòu)按功能分成濾波器模塊、誤差計(jì)算模塊、系更新模塊、數(shù)據(jù)延遲模塊4個(gè)模塊，并分別對(duì)模塊進(jìn)行設(shè)計(jì)。盲均衡器總體結(jié)構(gòu)圖如圖1所示。

2.2 數(shù)據(jù)延遲模塊設(shè)計(jì)

        數(shù)據(jù)延遲模塊的輸入信號(hào)有I路和Q路，I路代表信號(hào)的虛部，Q路代表信號(hào)的實(shí)部，每一路都是16 bit并行輸入，1 bit為符號(hào)位，其余15 bit為小數(shù)位的數(shù)據(jù)。數(shù)據(jù)延遲模塊的結(jié)構(gòu)示意圖如圖2所示。由于后面設(shè)計(jì)的濾波器模塊要采用并行結(jié)構(gòu)，完成濾波器輸入信號(hào)與所有抽頭系數(shù)的相乘，所以數(shù)據(jù)延遲模塊將均衡器輸入信號(hào)（Qdata和Idata)的所有延遲信號(hào)(Qdata0~Qdata12和Idata0~Idata12)并行輸出，并將它們輸入到濾波器模塊的輸入端，用于和相應(yīng)的抽頭系數(shù)進(jìn)行并行相乘。同時(shí)，這26路并行數(shù)據(jù)還將輸入到系數(shù)更新模塊，完成所有抽頭系數(shù)的并行更新。

2.3 濾波器模塊設(shè)計(jì)

        濾波器的子模塊如圖3所示。濾波器模塊的輸入信號(hào)一部分是來(lái)自數(shù)據(jù)延遲模塊輸出的均衡器輸入信號(hào)的各延遲信號(hào)(Qdata0~Qdata12)和（Idata0~Idata12)，這部分信號(hào)的數(shù)據(jù)寬度為16 bit，1 bit為符號(hào)位，其余15 bit為小數(shù)位的數(shù)據(jù)。由于濾波器的抽頭系數(shù)是不斷更新的，所以該模塊還有一部分輸入信號(hào)來(lái)自系數(shù)更新模塊更新后的抽頭系數(shù)，用于與相應(yīng)的輸入信號(hào)相乘完成卷積運(yùn)算，這部分信號(hào)的數(shù)據(jù)寬度為16 bit，其中1 bit為符號(hào)位，1 bit為整數(shù)位，其余14 bit為小數(shù)位。濾波器模塊由4路13階FIR濾波器(QFIR0、QFIR1、IFIR0、IFIR1)，一個(gè)減法器和一個(gè)加法器構(gòu)成。在本文中，QFIR0、QFIR1、IFIR0和IFIR1采用相同的并行流水線濾波器結(jié)構(gòu)。Qdata0~Qdata12和Idata0~Idata12經(jīng)過(guò)濾波器模塊處理后，IFR0和QFR1信號(hào)相減得到虛部輸出信號(hào)Y_I(n)，QFIR0和IFR1信號(hào)相加得到實(shí)部輸出信號(hào)Y_Q(n)。這兩路信號(hào)的數(shù)據(jù)位寬都是36 bit，其中1 bit為符號(hào)位，5 bit為整數(shù)位，其余30 bit為小數(shù)位的數(shù)據(jù)。這兩路信號(hào)既要作為盲均衡器的輸出信號(hào)，又要經(jīng)過(guò)截取并重新定義，作為誤差模塊的輸入信號(hào)。

2.4 誤差模塊設(shè)計(jì)

        誤差模塊由虛部和實(shí)部誤差模塊構(gòu)成，兩個(gè)模塊結(jié)構(gòu)相同，其中MCMA誤差計(jì)算虛部模塊的結(jié)構(gòu)圖如圖4所示。MCMA誤差計(jì)算模塊中主要包含數(shù)據(jù)的截取、重新定義、減法器和乘法器。根據(jù)定點(diǎn)仿真得出的結(jié)果，需要首先對(duì)濾波器模塊的虛部輸出信號(hào)Y_I(n)和實(shí)部輸出信號(hào)Y_Q(n)進(jìn)行數(shù)據(jù)截取，截取為16 bit數(shù)據(jù)，舍棄低20位。再重新定義為1 bit為符號(hào)位、5 bit為整數(shù)位、10 bit為小數(shù)位的數(shù)據(jù)。這兩個(gè)信號(hào)經(jīng)過(guò)取模后，分別輸入到16 bit×16 bit的硬核乘法器中，得到32 bit的絕對(duì)值的平方，再將得到的數(shù)據(jù)與32 bit減法器中的常模值相減，最后送到32 bit×16 bit的硬核乘法器中相乘，舍棄低24 bit，重新定義為1 bit為符號(hào)位、17 bit為整數(shù)位、其余6 bit為小數(shù)位的數(shù)據(jù)，便得到MCMA算法虛部的誤差信號(hào)。

2.5 系數(shù)更新模塊設(shè)計(jì)

        系數(shù)更新模塊主要由1個(gè)數(shù)據(jù)延時(shí)模塊、13個(gè)系數(shù)增量模塊、13個(gè)新系數(shù)計(jì)算模塊構(gòu)成。由于整個(gè)盲均衡器輸入信號(hào)比輸出信號(hào)晚16個(gè)時(shí)鐘周期，為了使誤差信號(hào)與輸入信號(hào)同時(shí)輸入到系數(shù)增量模塊，這里與輸入信號(hào)的信號(hào)延遲模塊有點(diǎn)不同，需要延遲16個(gè)時(shí)鐘周期。系數(shù)更新模塊都對(duì)應(yīng)一個(gè)系數(shù)增量模塊，如圖5所示，因此需要調(diào)用該模塊13次，濾波器的每個(gè)系數(shù)也都對(duì)應(yīng)一個(gè)新系數(shù)計(jì)算模塊，如圖6所示。所以新系數(shù)計(jì)算模塊也需要調(diào)用13次，才能完成所有的運(yùn)算并輸出更新后的濾波系數(shù)。

3 仿真和實(shí)現(xiàn)結(jié)果

        本文采用Xilinx公司的System Generator軟件^[6]進(jìn)行硬件協(xié)同仿真，如圖7所示，實(shí)際上就是PC和開發(fā)板的協(xié)同仿真，把硬件模塊下載到開發(fā)板中進(jìn)行仿真，硬件模塊和PC共享存儲(chǔ)器交換數(shù)據(jù)。協(xié)同仿真參數(shù)設(shè)置如下：信源采用功率歸一化的16QAM^[7]和QPSK信號(hào)，信噪比為25 dB，步長(zhǎng)為0.002，信道參數(shù)為[1，0，0.299 7，0，0，-0.003 6]，該信道的頻率響應(yīng)起伏較大。MCMA均衡器采用中心抽頭^[8]初始化，將I路信號(hào)中第7路的抽頭系數(shù)設(shè)為1，其他抽頭系數(shù)設(shè)為0，長(zhǎng)度為13，采樣間隔時(shí)間為1/1 000 s。

        在ISE軟件對(duì)整個(gè)工程文件進(jìn)行綜合、轉(zhuǎn)換、映射、布局布線后，得到的靜態(tài)時(shí)間報(bào)告如表1所示。從中可以看出，輸入速率達(dá)到67 Mb/s。16QAM和QPSK信號(hào)經(jīng)過(guò)信道衰減、噪聲過(guò)后，均衡前的星座圖如圖8和圖9所示；硬件協(xié)同仿真后，均衡星座圖如圖10和圖11所示。從圖8～圖11可以看出，MCMA算法設(shè)計(jì)是有效的，均衡信號(hào)的同時(shí)還糾正了相位偏移。

        在無(wú)線非協(xié)作通信中，盲均衡器是非常關(guān)鍵的信號(hào)處理單元，消耗硬件資源很大。本文基于System Generator軟件,闡述了MCMA算法^[9]的實(shí)現(xiàn)過(guò)程，通過(guò)優(yōu)化Xilinx公司模塊的參數(shù)配置，合理地利用xc7z020-1clg484芯片的資源，實(shí)現(xiàn)了高速盲均衡器，使輸入速度達(dá)到67 Mb/s。與傳統(tǒng)設(shè)計(jì)方法相比，提高了設(shè)計(jì)效率，對(duì)當(dāng)前和今后復(fù)雜、高速的信號(hào)處理單元設(shè)計(jì)有一定借鑒意義。

參考文獻(xiàn)

[1] 許玲，蔣文軍.一種用于數(shù)字QAM接收機(jī)的盲均衡器實(shí)現(xiàn)[J].電視技術(shù)，2003(12)：13-16.

[2] 尹曉璐.基于FPGA的信道均衡器的設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2005.

[3] 孫蘭清，葛臨東，劉鋒.常模類盲均衡算法的研究[J].電視技術(shù)，2006(10)：10-14.

[4] JOHNSON C R，SCHNITER P，ENDRES T J，et al.Blind equalization using the constant modulus criterion：a review[J].Proceedings of the IEEE，1998，86(10)：1927-1950.

[5] 何振亞.自適應(yīng)信號(hào)處理[M].北京：科學(xué)出版社，2002.

[6] 田耘，胡彬，徐文波，等.Xilinx ISE Design Suite 10.x FPGA開發(fā)指南[M].北京：人民郵電出版社，2008.

[7] 王松濤，王波.高性能數(shù)字電視QAM均衡器的VLSI結(jié)構(gòu)設(shè)計(jì)[J].電視技術(shù)，2008(32)：14-17.

[8] BENVENISTE A，GOURSAT M.Bind equalizers[J].IEEE Trans.on Commun.，1984，32(8)：871-883.

[9] ZHANG X，ZHUO D F.A modified blind equalization algorithm based on kurtosis of output signal[C].Proceedings of IEEE 2004 Conference on Radio Science.Qingdao：[s.n.]，

     2004：228-231.