全球領先的半導體設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：即日起推出其用于臺灣積體電路制造股份有限公司（TSMC）28納米高性能（HP）和移動高性能（HPM）工藝技術的DesignWare^®嵌入式存儲器和邏輯庫知識產權（IP）。Synopsys的DesignWare嵌入式存儲器和邏輯庫專為提供高性能、低漏電及動態功率而設計，使工程師們能夠優化其整個系統級芯片（SoC）設計的速度與能效，這種平衡在移動應用中至關重要。與DesignWareSTAR Memory System^®的嵌入式測試與修復技術相結合，Synopsys的嵌入式存儲器和標準元件庫為設計者提供了一個先進、全面的IP解決方案，可生成高性能、低功耗的28納米SoC，并降低了測試與制造成本。

    “作為一家為各種移動計算設備提供處理器和圖形器件的供應商，我們依靠Synopsys來提供驗證過的、高質量的IP，它幫助我們在滿足嚴苛的功率預算的條件下，同時可提供更高水平的性能。”AMD公司資深存儲器設計經理Spencer Gold說道，“在我們采用65、55和40納米工藝的產品中，有許多已經采用了DesignWare嵌入式存儲器并取得了流片成功，而最近又將這種成功延伸到28納米技術節點。通過利用SynopsysIP中一種先進的功率管理模式的組合，我們能夠在性能不打折扣的情況下，實現功耗的顯著降低。”

    “作為一家面向移動和消費性設備開發高清視頻解決方案的領先廠商，在我們的移動多媒體處理器SoC設計中，借助能夠同時實現高性能和低功耗的技術極為重要”，Movidius公司IC開發總監Brendan Barry說道。“性能每優化一瓦特，對于我們在諸如移動3D等應用中的成功都很關鍵。DesignWare邏輯庫通過高效的綜合，給我們帶來快速的關鍵時序路徑收斂和用多溝道單元修復漏電流。 此外，DesignWare嵌入式存儲器獨特的功率管理功能，如淺層休眠模式，可將存儲器的漏電功率降至一半，已經幫助我們在仍能滿足我們性能指標的同時，實現了能源的顯著節省。”

   新的DesignWareIP擴展了Synopsys豐富的、包括高速低功率存儲器和標準元件庫的產品組合，其發貨量已經超過了十億片芯片，并可支持從180納米到28納米一系列代工廠與工藝。DesignWare28納米邏輯庫利用多種閾值變量與柵極長度偏移組合，來為多樣化的SoC應用提供最佳性能與功率消耗。這些邏輯庫提供多樣的、易于綜合的單元集及布線器友好的標準單元庫架構，它們專為基于最小的芯片面積和高制造良品率的數GHz級性能而設計。功率優化包（POK）為設計師提供了先進的功率管理能力，它們由廣受歡迎的低功耗設計流程支持，包括關斷、多電壓和動態電壓頻率調整（DVFS）。

   將高速度、高密度和超高密度組合在一起的DesignWare嵌入式存儲器，為設計師在其SoC中所用的每個存儲器實現性能、功率和面積的平衡帶來了靈活性。對于諸如移動設備等功率敏感應用，所有的Synopsys28納米存儲器都整合了源偏壓和多種功率管理模式，可明顯地減少漏電與動態功率消耗。Synopsys的超高密度兩端口靜態隨機存儲器（SRAM）和16Mbit單端口SRAM編譯器，相比于標準的高密度存儲器可進一步降低面積尺寸和漏電高達40%，可使SoC開發者實現融合了高性能、小體積和極低功耗的差異化存儲器。DesignWareSTAR存儲器系統，在與Synopsys的嵌入式存儲器集成后，可提供比傳統的附加式內置自測試（BIST）和修復方案更小的面積和更快的時序收斂，同時還提供流片后調試和診斷性能。這縮短了設計時間、降低了測試成本并提高了制造良品率。

    “作為任何SoC設計的基礎單元，標準元件庫和嵌入式存儲器在性能方面扮演著重要的角色，最終功率和面積的優化可在芯片完成過程中就得以實現”，SynopsysIP和系統市場營銷副總裁John Koeter說道。“Synopsys經芯片生產驗證的嵌入式存儲器和邏輯庫集成套件，可使SoC設計團隊能夠實時微調其整個芯片，以用盡可能最小的功率消耗來獲得最大的性能。通過將我們的邏輯庫與處理器產品組合擴展到TSMC28納米HP和HPM工藝，Synopsys將使設計者能夠充分利用這些工藝的速度和功率特性。因此，他們能更好地滿足用更低的風險和更快地進入量產來達到其創造真正差異化產品的目標。”

供貨

   用于TSMC的28HP和28HPM工藝的DesignWare嵌入式存儲器和邏輯庫是DesignWareDuet Package的一部分，它包括各種SRAM、ROM、標準單元、功率優化包（POK）和過驅動/低電壓PVT。用于TSMC的28HP和28HPM工藝的Duet Package現已可供貨。