隨著數(shù)字視頻技術(shù)的快速發(fā)展，視頻轉(zhuǎn)換處理技術(shù)的應(yīng)用越來越廣泛。在宣傳演示、教育、娛樂游戲、視頻監(jiān)控、機(jī)載視頻顯示等領(lǐng)域均要求將PC輸出的VGA視頻信號(hào)轉(zhuǎn)化成普通的標(biāo)準(zhǔn)電視信號(hào)。VGA視頻絕大多數(shù)采用逐行掃描，而模擬電視信號(hào)則采用隔行掃描技術(shù)，且各自的行頻和場(chǎng)頻不相同，由于工作方式的差別，從VGA到TV的視頻轉(zhuǎn)換需要完成掃描從逐行到隔行的轉(zhuǎn)換，行頻和場(chǎng)頻的相互匹配。視頻轉(zhuǎn)換器可實(shí)現(xiàn)VGA信號(hào)到電視視頻信號(hào)的轉(zhuǎn)換，但目前視頻轉(zhuǎn)換器所能支持的最大分辨率一般不超過1 024×768，因此在使用中受到一定的限制[1-5]。
    本文采用FS401數(shù)字圖像處理器設(shè)計(jì)一種高分辨率多制式的VGA-TV視頻轉(zhuǎn)換器，使分辨率從640×480到1 600×1 280的計(jì)算機(jī)圖像都能高質(zhì)量地轉(zhuǎn)換為電視視頻圖像[6]。給出視頻轉(zhuǎn)換器硬件系統(tǒng)工作原理和設(shè)計(jì)思路，將介紹VGA視頻信號(hào)分配成兩個(gè)VGA信號(hào)的高分辨率視頻分配設(shè)計(jì)原理，單片機(jī)靈活地實(shí)現(xiàn)了I2C總線對(duì)FS401的編程控制。
1 FS401的工作原理及視頻轉(zhuǎn)換器結(jié)構(gòu)
1.1 FS401的工作原理
    FS401芯片內(nèi)部組成結(jié)構(gòu)框圖如圖1所示，主要包括數(shù)字視頻處理器、數(shù)字電視編碼器、3路9位D/A轉(zhuǎn)換器、3路8位A/D轉(zhuǎn)換器、內(nèi)部時(shí)序發(fā)生器、輸入信號(hào)選擇與處理單元、外存儲(chǔ)器管理單元和芯片外接口電路等。從芯片內(nèi)部結(jié)構(gòu)可以看出，F(xiàn)S401提供了模擬和數(shù)字兩種RGB視頻信號(hào)輸入接口,在模擬RGB信號(hào)送到數(shù)字視頻處理器之前，需經(jīng)過8位 A/D轉(zhuǎn)換器，將模擬RGB信號(hào)轉(zhuǎn)換為數(shù)字RGB信號(hào)；芯片內(nèi)部還有一個(gè)彩條發(fā)生器，可產(chǎn)生8種彩條信號(hào)。這三路信號(hào)可以任選其中一路作為輸入信號(hào)，并將其送到數(shù)字視頻處理器中，通過行存儲(chǔ)器和場(chǎng)存儲(chǔ)器緩存，完成掃描方式變換、行場(chǎng)頻率調(diào)整、色度信號(hào)變換以及數(shù)字濾波等信號(hào)處理工作。經(jīng)過數(shù)字信號(hào)處理的視頻數(shù)據(jù)被送到電視視頻編碼器，對(duì)亮度信號(hào)、色差信號(hào)以及色副載波信號(hào)等進(jìn)行編碼，使其輸出轉(zhuǎn)換為符合廣播電視標(biāo)準(zhǔn)的Video和S-Video、分量視頻或RGB數(shù)字視頻信號(hào)，最后經(jīng)過9位 D/A轉(zhuǎn)換器，將數(shù)字信號(hào)變成標(biāo)準(zhǔn)的模擬電視信號(hào)。FS401的內(nèi)部時(shí)序發(fā)生器主要是根據(jù)VGA輸入的行同步和場(chǎng)同步信號(hào)以及外部P制時(shí)鐘(17．734 MHz)和N制時(shí)鐘(14．318 MHz)產(chǎn)生FS401芯片的控制時(shí)序、讀寫時(shí)序以及視頻輸出所需的各種同步信號(hào)及色副載波信號(hào)等。此外，F(xiàn)S401芯片還提供I2C接口電路，可通過外部微控制器去控制芯片內(nèi)部寄存器，實(shí)現(xiàn)電視信號(hào)制式選擇、圖像亮度、對(duì)比度、飽和度等參數(shù)的凋節(jié)。

1.2 視頻轉(zhuǎn)換器的整體結(jié)構(gòu)
    本文設(shè)計(jì)的視頻轉(zhuǎn)換器可將VGA信號(hào)分配為兩路VGA信號(hào)且同時(shí)轉(zhuǎn)換為電視信號(hào)，其原理結(jié)構(gòu)如圖2所示。主要器件有FS401視頻處理芯片、微處理器AT89C2051、SDRAM存儲(chǔ)器GM72V161621CT及I2C總線接口等。視頻信號(hào)由PC機(jī)VGA輸入接口連到FS401，實(shí)現(xiàn)電視信號(hào)的輸出,同時(shí)具有VGA視頻2路環(huán)出通道可以接到顯示器，因此無需任何外部設(shè)備就可實(shí)現(xiàn)計(jì)算機(jī)顯示器和電視機(jī)同時(shí)顯示輸出，其中電視信號(hào)具有復(fù)合視頻和S-Video視頻兩種輸出接口。選用的微處理器AT89C2051片內(nèi)帶有2 KB Flash閃速存儲(chǔ)器，128 B RAM，內(nèi)置一個(gè)精密比較器、片內(nèi)振蕩器和晶振等資源[7]，因此外圍電路大大簡(jiǎn)化。通過I/O口觸發(fā)微處理器動(dòng)作，AT89C2051根據(jù)不同命令由I2C接口對(duì)FS401內(nèi)各寄存器進(jìn)行讀寫操作。

2 視頻轉(zhuǎn)換器的硬件電路設(shè)計(jì)
    文中設(shè)計(jì)的視頻轉(zhuǎn)換器主要由電源電路、視頻轉(zhuǎn)換電路、視頻分配電路和視頻轉(zhuǎn)換控制電路組成。
2.1 電源電路設(shè)計(jì)
    PC機(jī)載電源為5 V,為確保系統(tǒng)電源的可靠性，采用AMS1117穩(wěn)壓器模塊實(shí)現(xiàn)了電源到數(shù)字3.3 V、 模擬3.3 V和數(shù)字5.0 V的轉(zhuǎn)換,如圖3所示，為系統(tǒng)正常工作提供了一個(gè)穩(wěn)定的環(huán)境。

2.2 視頻轉(zhuǎn)化電路設(shè)計(jì)
    PC機(jī)輸出的VGA信號(hào)輸入到系統(tǒng)前端，經(jīng)過濾波處理后輸入到FS401內(nèi)。對(duì)于VGA模擬輸入需要處理R、G、B三色信號(hào)和行場(chǎng)同步信號(hào)。其中R、G、B三色信號(hào)是模擬電平信號(hào)，因FS401片內(nèi)A/D轉(zhuǎn)換器最大處理能力是50 MHz，所以在A/D轉(zhuǎn)換器前端需要加RC低通濾波電路控制R、G、B輸入信號(hào)在30 MHz以下。行場(chǎng)同步信號(hào)是邏輯電平信號(hào)，用RC低通濾波進(jìn)行處理。在輸出端，視頻轉(zhuǎn)換器同時(shí)輸出復(fù)合視頻和S-Video視頻。因模擬輸出信號(hào)較容易受到數(shù)字信號(hào)帶來的電噪聲影響，故在FS401和連接端口之間應(yīng)放置三階重建濾波器。該過濾器網(wǎng)絡(luò)不僅將FS401的DAC輸出信號(hào)加強(qiáng)，同時(shí)可將數(shù)字信號(hào)可能的噪聲最小化，并可減少由于阻抗不匹配帶來的傳輸反射影響。
2.3視頻分配電路設(shè)計(jì)
    VGA信號(hào)分配是指一路VGA信號(hào)帶2個(gè)或4個(gè)顯示器[8-9]。VGA信號(hào)分配包括兩部分，一是視頻三色信號(hào)R、G、B的分配；二是行場(chǎng)同步信號(hào)HSYNC、VSYNC的分配。
    同步信號(hào)分路如圖4所示。行、場(chǎng)同步信號(hào)HSYNC、VSYNC經(jīng)過高速反相器74HC04后，輸出波形得到整形，提高了負(fù)載能力后，分別接至輸出分路器1、2路的行、場(chǎng)同步信號(hào)線上，實(shí)現(xiàn)VGA行、場(chǎng)同步信號(hào)的1分2功能。

    視頻信號(hào)R、G、B分路如圖5所示。C2和R5構(gòu)成高通網(wǎng)絡(luò)，下限截止頻率為1/(2πRC)。通過改變電阻R5和電容C2的值，就可改變下限頻率。Q1、Q2、Q3為高頻三極管，其截止頻率應(yīng)大于視頻信號(hào)的最高頻率，該設(shè)計(jì)選擇型號(hào)為C1959，基頻帶寬可達(dá)到300 MHz，完全滿足視頻信號(hào)100 MHz的需求。Q2、Q3構(gòu)成兩級(jí)射極跟隨器，RED_OUT1、RED_OUT2分別接至輸出分路器1、2路VGA的紅色信號(hào)輸入端。VGA信號(hào)的藍(lán)色、綠色信號(hào)分路原理與紅色信號(hào)一致，從而實(shí)現(xiàn)了VGA信號(hào)的1分2功能。

2.4 視頻轉(zhuǎn)換控制電路設(shè)計(jì)
    I2C總線控制電路如圖6所示，系統(tǒng)的控制電路由 AT89C2051實(shí)現(xiàn),采用通用IO口來模擬I2C總線，完成對(duì)FS401上電初始化和內(nèi)部寄存器設(shè)定。

3 可編程I2C接口軟件設(shè)計(jì)
    I2C總線[10]是一種簡(jiǎn)單的雙向二線制同步串行總線，I2C總線上的器件之間通過串行數(shù)據(jù)線SDA和串行時(shí)鐘線SCL相連接并傳送信息。
    本系統(tǒng)采用AT89C2051的P1口的管腳6和7分別模擬I2C總線的SCL和SDA管腳。AT89C2051作為主控制器在總線上發(fā)送命令，F(xiàn)S401作為接收器接受總線上的命令。命令發(fā)送中必須包括FS401的地址信息，該設(shè)計(jì)選擇地址為0X4A。
    FS401控制寄存器以字為單位進(jìn)行讀寫,每次讀寫過程中都要求兩個(gè)字節(jié)一起操作。當(dāng)寫入一個(gè)字節(jié)數(shù)據(jù)時(shí)，需要進(jìn)行同時(shí)寫兩個(gè)字節(jié)的操作，并且只有當(dāng)?shù)诙€(gè)字節(jié)的數(shù)據(jù)送入后才執(zhí)行寫操作。通過I2C進(jìn)行設(shè)置的參數(shù)主要包括電視信號(hào)的制式、圖像飽和度、亮度、對(duì)比度值等。比如輸出電視的制式可通過對(duì)硬件控制映射寄存器HCRS的PAL_NTSC進(jìn)行設(shè)置，PAL_NTSC=l時(shí)選擇PAL制輸出，PAL_NTSC=0時(shí)選擇NTSC制輸出。同時(shí)對(duì)HCRS中OFMT的設(shè)置可實(shí)現(xiàn)不同輸出格式的選擇，設(shè)置OFMT=0時(shí)復(fù)合視頻和S-Video同時(shí)輸出，OFMT=1時(shí)是RGB視頻信號(hào)輸出，OFMT=2時(shí)是分量視頻輸出。因此,通過I2C接口對(duì)FS401內(nèi)部軟件寄存器HCRS進(jìn)行編程寫操作即可完成電視信號(hào)制式和輸出格式的設(shè)定。
    本文采用FS401數(shù)字圖像處理器，設(shè)計(jì)開發(fā)了一種高分辨率VGA-TV視頻轉(zhuǎn)換器，在實(shí)現(xiàn)二路VGA高分辨率視頻分配的同時(shí)，實(shí)現(xiàn)了分辨率從VGA(640×480)到UXGA(1 600×1 280)的計(jì)算機(jī)圖像都能高質(zhì)量地轉(zhuǎn)換為電視視頻圖像。該視頻轉(zhuǎn)換器可以輸出PAL制或NTSC制電視信號(hào),且能同時(shí)輸出復(fù)合視頻信號(hào)和S端子信號(hào)，并可選擇視頻輸出的格式。該視頻轉(zhuǎn)換器已經(jīng)測(cè)試并正準(zhǔn)備應(yīng)用于實(shí)際系統(tǒng)中。測(cè)試結(jié)果表明，輸出圖像清晰度高，畫面穩(wěn)定，適用于多分辨率、多制式視頻轉(zhuǎn)換系統(tǒng)，具有較高的應(yīng)用價(jià)值。　
參考文獻(xiàn)
[1] 薛海衛(wèi).一種VGA到TV數(shù)字視頻轉(zhuǎn)換電路的設(shè)機(jī)[J].半導(dǎo)體技術(shù),2010,35(2):194-197.
[2] 牛江龍,畢篤彥.機(jī)載電視制導(dǎo)導(dǎo)彈視頻轉(zhuǎn)換器的設(shè)計(jì)[J].彈箭與制導(dǎo)學(xué)報(bào),2006,26(1):208-210.
[3] 王效靈,顧偉康,王匡．?dāng)?shù)字視頻后處理芯片及系統(tǒng)應(yīng)用方案[J]. 科技通報(bào),2004,21(2):218-221.
[4] 郭平,李要鋒.基于Vx1937的VGA/TV轉(zhuǎn)化器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子設(shè)計(jì)工程,2010,18(4):97-98.
[5] 石江宏,周劍揚(yáng).一種非標(biāo)準(zhǔn)VGA-TV轉(zhuǎn)換器的實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2001,27(2):65-67.
[6] FOCUS Enhancements Company． FS401/FS403 PRODUCT  SPECIFICATION[S]. 2007.
[7] Atmel Corporation. AT89C2051 DataSheet[S]. 2005.
[8] 朱雪蘭.多媒體高分辨率VGA選擇分配器的設(shè)計(jì)[J].電子工程師,2006,32(2):44-46.
[9] 劉小艷,金平.可同時(shí)輸出彩色和灰度圖像的VGA視頻分配器設(shè)計(jì)[J].實(shí)驗(yàn)技術(shù)與管理,2010,27(5):63-66.
[10] PARET D. The I2C-bus from theory to practice[M]. Chichester, WestSussex; New York: Wiley,1997.