摘  要： 針對高速電路設(shè)計(jì)中IBIS模型仿真精度較差問題，將時(shí)域有限差分算法與IBIS模型相結(jié)合。通過實(shí)驗(yàn)對高速PCB設(shè)計(jì)中常見的結(jié)構(gòu)(完整接地面、狹縫和過孔)進(jìn)行了信號完整性分析， 結(jié)合時(shí)域有限差分法改進(jìn)的波形、speed2000仿真波形與實(shí)際測量的波形三者之間的比較，結(jié)果表明該修正算法可以顯著提高仿真模型的準(zhǔn)確度，達(dá)到提高設(shè)計(jì)成功率，縮短研發(fā)周期，降低成本的功效。
關(guān)鍵詞： 時(shí)域有限差分法；speed2000；IBIS；信號完整性；仿真模型

　高速PCB設(shè)計(jì)在數(shù)字系統(tǒng)設(shè)計(jì)中占據(jù)著越來越重要的地位，系統(tǒng)能夠穩(wěn)定工作，在很大程度上取決于PCB設(shè)計(jì)。整個(gè)高速PCB設(shè)計(jì)過程就是發(fā)現(xiàn)由高速高密度引起的信號完整性問題然后解決的過程[1]。目前，進(jìn)行信號完整性分析主要借助于專業(yè)軟件的幫助，然而，每個(gè)公司的產(chǎn)品均會(huì)對自己公司的設(shè)計(jì)或者研究領(lǐng)域有側(cè)重，相對于一些有個(gè)性需求的公司或者設(shè)計(jì)，往往會(huì)存在兼容性不好。針對IBIS模型仿真精確度低的現(xiàn)象，對模型進(jìn)行適當(dāng)?shù)男拚褪窃O(shè)計(jì)師必須考慮的問題[2]。
　近年來在信號完整性的電磁場數(shù)值分析方法中，時(shí)域有限差分法(FDTD)受到廣泛的重視。時(shí)域有限差分法是求解麥克斯韋微分方程的直接時(shí)域方法，在計(jì)算中將空間某一點(diǎn)的電場(或磁場)與周圍格點(diǎn)的磁場(或電場)直接相關(guān)連，且介質(zhì)參數(shù)已賦值給空間中的每一個(gè)元胞，因此此方法可以處理復(fù)雜形狀目標(biāo)和非均勻介質(zhì)物體的電磁散射、輻射等問題[3]。
1 時(shí)域有限差分算法分析IBIS模型
1.1 IBIS模型簡介
　Intel最初提出了IBIS模型的概念，IBIS(Input/Output Buffer Informational Specifation)是用來描述IC器件的輸入、輸出和I/O Buffer行為特性的文件。在IBIS模型核心的內(nèi)容就是Buffer的模型，因?yàn)檫@些Buffer產(chǎn)生一些模擬波形，從而仿真器利用這些波形仿真?zhèn)鬏斁€的影響和一些高速現(xiàn)象(如串?dāng)_、EMI等)。IBIS模型描述了一個(gè)Buffer的輸入和輸出阻抗(通過I/V曲線的形式)、上升和下降時(shí)間以及對于不同情況下的上拉和下拉，那么工程人員可以利用這個(gè)模型對PCB板上的電路系統(tǒng)進(jìn)行SI、串?dāng)_、EMC以及時(shí)序的分析[4]。
　I/O Buffer的數(shù)據(jù)，對于一個(gè)I/O(3－stateable)Buffer需要4個(gè)I/V曲線來表征其特性，其相應(yīng)的4個(gè)關(guān)鍵詞分別是：[Pull_up]、[Pull_up]、[GND_Clamp]以及[POWER_Clamp]。4個(gè)曲線分別是：Pull_up晶體管工作(輸出為高電平)、Pull_up晶體管工作(輸出為低電平)、及兩個(gè)輸出為高阻狀態(tài)時(shí)的曲線。輸出狀態(tài)為高時(shí)，得到的數(shù)據(jù)則是形成[Pull_up]的列表；輸出狀態(tài)為低時(shí)，所得到的數(shù)據(jù)是用來形成[Pull_up]列表的數(shù)據(jù)。
1.2 時(shí)域有限差分算法的實(shí)現(xiàn)步驟
　時(shí)域有限差分法的主要特色是使用時(shí)間步長前進(jìn)方式，在進(jìn)行時(shí)間步長之前，必須先設(shè)定好參數(shù)。時(shí)域有限差分算法的主要實(shí)現(xiàn)步驟如下[5]：
　(1)將時(shí)域麥克斯韋的旋度方程展成其坐標(biāo)分量式(常用直角坐標(biāo)系)，用中心有限差分式替代各場分量對空間、對時(shí)間微分，得到時(shí)域有限差分法基本方程式。
　(2)定義時(shí)域有限差分法空間網(wǎng)格基本單元尺寸， Δx，Δy，Δz，這三個(gè)軸向的單元尺寸可以相等，亦可以不相等，視具體問題而定。
　(3)在符合穩(wěn)定法則下，計(jì)算時(shí)間步長Δt。
　(4)確定問題空間的大小，在直角坐標(biāo)系中，問題空間一般為平行六面體，沿三個(gè)軸向邊長Lz=Nz?駐z，Ly=NyΔy，Lz=NzΔz，Nx，Ny，Nz分別是沿三個(gè)軸向上單元的總數(shù)。
　(5)設(shè)置吸收邊界條件，吸收邊界主要目的為吸收時(shí)域有限差分法網(wǎng)格外的輻射場。
　(6)選用和設(shè)置激勵(lì)源。
　(7)確定運(yùn)算的總時(shí)間步數(shù)。
　(8)估算計(jì)算存儲(chǔ)量。
　(9)數(shù)據(jù)記錄與處理。
2 四層板中各種結(jié)構(gòu)的仿真與修正
2.1 完整接地平面的分析
　首先在四層PCB板中進(jìn)行完整接地平面的仿真和測量[6]，實(shí)驗(yàn)板結(jié)構(gòu)如圖1所示。四層PCB板是相對介電系數(shù)(εr)為4.3的FR4的結(jié)構(gòu)，微帶線長12.5 cm，輸入信號接入方式為振幅2.5 V并具有2.5 V直流偏壓的正弦波。為了避免連接器的不連續(xù)結(jié)構(gòu)造成輻射影響測量的精確度，使用同軸線將直流電源接入差分ＳＭＡ連接器；為了控制輸入信號對輸出端信號的干擾，輸入線設(shè)計(jì)得很短(１．５ ｃｍ)。采用泰克公司數(shù)字實(shí)時(shí)示波器TDS684C接上P6243有源探頭(1 G)測量時(shí)域上的波形。經(jīng)實(shí)驗(yàn)測量由于在IC電壓端有去耦合電容穩(wěn)壓再加上完整接地平面的隔絕所以幾乎沒有地彈的現(xiàn)象，電源平面層上的信號也無周期的現(xiàn)象。圖2為EMI的遠(yuǎn)場輻射測量對比結(jié)果，經(jīng)speed2000模擬發(fā)現(xiàn)電源平面層(2D-FDTD)并無輻射，主要部分的輻射來自于信號層(由公式計(jì)算)而非地彈造成的，這與實(shí)際測量的結(jié)果比較吻合。同時(shí)也顯出在接地面完整結(jié)構(gòu)中，采用時(shí)域有限差分法結(jié)合IBIS模型仿真與采用speed2000軟件仿真具有高度的一致性。

2.2 接地面狹縫結(jié)構(gòu)的分析
　為研究不連續(xù)結(jié)構(gòu)中微帶線跨越狹縫的效應(yīng)，先在接地面挖了一個(gè)狹縫。配合speed2000對狹縫的處理方式[7](在狹縫部分圍上磁墻，所以能透過的能量僅有微帶線耦合的噪聲)將狹縫挖成2.6 cm正方形。經(jīng)仿真和實(shí)際測量均發(fā)現(xiàn)時(shí)域上的遠(yuǎn)端波形出現(xiàn)了擾動(dòng)，不像完整接地面波形那樣平整，如圖3所示，這是由于接地面的狹縫造成信號線上阻抗的不均勻分布造成的。通過對地彈噪聲的模擬與測量結(jié)果比較，如圖4所示，可以看出由于狹縫的關(guān)系使得部分的信號耦合到電源平面層，并且以噪聲的狀態(tài)出現(xiàn)造成了電源的擾動(dòng)。

2.3 過孔結(jié)構(gòu)的分析
　在高速多層PCB板中占最多數(shù)量的結(jié)構(gòu)為過孔[8]，過孔由金屬柱、焊盤和反焊盤組成。在此種結(jié)構(gòu)中因阻抗不連續(xù)引起的信號完整性問題也較為嚴(yán)重，圖5所示為四層板仿真的過孔結(jié)構(gòu)。

　圖6為遠(yuǎn)端的仿真波形比較，如同跨越狹縫的微帶線，由于整條信號線的阻抗分布不均勻造成遠(yuǎn)端波形也有一些不平整，但由于過孔(via)穿越的長度(1.5 mm)造成的阻抗不連續(xù)段并不如狹縫(26 mm)那么長，所以在信號的擾動(dòng)上并不像狹縫結(jié)構(gòu)的擾動(dòng)那么劇烈，但比完整接地平面來說擾動(dòng)量還是比較大。而透過過孔(via)在電源平面所造成的地彈卻很明顯地比狹縫上的大，如圖7所示，主要是由于狹縫的耦合量主要來自于狹縫兩端的壓差并不會(huì)直接影響整個(gè)電源供應(yīng)平面的場量。運(yùn)用有限時(shí)域插分法分析IBIS模型的仿真結(jié)果與speed2000的仿真結(jié)果一致，同樣發(fā)現(xiàn)此種結(jié)構(gòu)中電源平面層(2D-FDTD)所造成的輻射遠(yuǎn)大于信號層所產(chǎn)生的輻射，顯示出此結(jié)構(gòu)主要的輻射來自電源供應(yīng)平面的擾動(dòng)。

　從各種結(jié)構(gòu)的仿真和測量結(jié)果來看，結(jié)合有限時(shí)域插分法分析IBIS模型的方法除了輸入波形造成的干擾外，無論在時(shí)域或頻域上均與測量的結(jié)果十分的接近與類似，并且對各種結(jié)構(gòu)中仿真的結(jié)果與Sigrity公司開發(fā)的商用信號完整性分析軟件speed2000的仿真結(jié)果非常吻合。由此可以驗(yàn)證，結(jié)合時(shí)域有限差分法對IBIS模型進(jìn)行適當(dāng)?shù)匦拚梢院芎玫靥岣叻抡婺Ｐ偷臏?zhǔn)確度，可以解決單純利用speed2000等商用軟件進(jìn)行仿真而出現(xiàn)的仿真與實(shí)際測量之間存在誤差的情況。
參考文獻(xiàn)
[1] BOGATIN E.信號完整性分析[M]．李玉山，李麗平，等譯．北京：電子工業(yè)出版社，2005.
[2] YOUNG B.數(shù)字信號完整性：互連、封裝的建模與仿真[M]．李玉山、蔣冬初，等譯．北京：機(jī)械工業(yè)出版社，2008．
[3] NIGUCHI Y T， BADA Y， NAGAOKA N， et al. An improved thin wire representation for FDTD computation[D]. IEEE Trans Antennas Propagat.， 2008.
[4] VARMA A K， STEER M， PAUL D. Improving behavioral IO buffer modeling based on IBIS[J]. IEEE Transactions On Advanced Packaging， 2008，31(4)：711-721.
[5] 馬萬明．FDTD 方法及其在電磁兼容問題中的應(yīng)用[D]．西安：西安電子科技大學(xué)．2008.
[6] ONG C J. Full-wave solver for microstrip trace and through-hole via in layered media[J]. IEEE Transactions on Advanced Packaging， 2008， 31(2)：292-302.
[7] Ling Yuchen. Using IBIS model for signal integrity and EMI analysis in FDTD method simulation[D]. Taiwan， National Sun Yat-sen University， 2003.
[8] OH K S D， LAMBRECHT F， et al. Accurate system voltage and timing margin simulation in high-speed I/O system designs[J]. IEEE Transactions on Advanced Packaging， 2008， 31(4)：722-730.