XIo_Out32(XPAR_PRR_IF_0_DCR_BASEADDR，0x00000000)；
　　//Disable Bus Macro
　　XIo_Out32(XPAR_PRR_IF_0_DCR_BASEADDR，0x00000001)；
　　//Enable Bus Macro
　　用戶模塊的動態(tài)加載是在應(yīng)用程序控制下通過內(nèi)部配置存取端口（ICAP）實現(xiàn)的。ICAP是FPGA內(nèi)嵌的固有電路，支持嵌入式處理器在系統(tǒng)運行時讀寫FPGA配置存儲器。本系統(tǒng)將ICAP作為一個字符設(shè)備集成到μClinux內(nèi)核中，設(shè)備驅(qū)動程序按照標準的Linux設(shè)備驅(qū)動程序架構(gòu)，內(nèi)核接口在adapter.c中定義，實現(xiàn)了以下系統(tǒng)調(diào)用：
　　· open()：在內(nèi)核中為此設(shè)備創(chuàng)建一個節(jié)點；
　　· close()：釋放此設(shè)備在內(nèi)核中的節(jié)點；
　　· read()：從ICAP讀取若干個字節(jié)到用戶內(nèi)存緩沖區(qū)；
　　· write()：把用戶緩沖區(qū)內(nèi)的若干個字節(jié)寫回到ICAP；
　　· ioctl()：處理控制命令字；
　　以write函數(shù)為例，其接口函數(shù)的部分C程序如下：
　　while(write_count)
　　{
　　?　　int word_count=0；
　　?　　size_t left；
?　　　　left=min(write_count，(size_t)XHI_MAX_BUFFER_BYTES)；
?　　　　while(left)? //逐字寫入ICAP模塊的緩沖區(qū)
?　　　　{
??　　　　　unsigned long tmp；
??　　　　　copy_from_user(&tmp，user_buf，4)；
??　　　　　XHwIcap_StorageBufferWrite(&(inst->HwIcap)，
　　???????????????????????? word_count++，tmp)；
??　　　　　user_buf+=4；
??　　　　　left-=4；
?　　　　}
?　　　　status=XHwIcap_DeviceWrite(&(inst->HwIcap)，0，
　　??????????????????? word_count)；//整體寫入配置存儲器
?　　　　write_count-=word_count*4；
　　}
　　重構(gòu)過程由應(yīng)用程序reconf控制。首先解析比特流首部以獲取首部字節(jié)數(shù)、配置數(shù)據(jù)字節(jié)數(shù)等信息，然后提取配置數(shù)據(jù)依次送至ICAP設(shè)備。配置數(shù)據(jù)的前44個字節(jié)是ICAP設(shè)備的控制命令字，使ICAP工作在寫時序下，并記錄可重構(gòu)區(qū)域在配置寄存器中的起始幀地址及長度；此后是配置數(shù)據(jù)幀序列，每兩幀配置數(shù)據(jù)之間有一個間隔（Pad）幀；最后8個字節(jié)則是可重構(gòu)區(qū)域重新工作的命令字，標志著重構(gòu)過程完成[11]。應(yīng)用程序的部分C代碼如下：/*Read the bitstream header*/
　　bit_header=XHwIcap_ReadHeader(fbuffer)；//解析比特流首部　
　　……
　　/*Read the header (effectively skipping it)*/
　　numCharsRead=fread(fbuffer，sizeof(char)，bit_header.Header-Length，stream)；
　　/*Loop through all bitstream data and write to ICAP*/
　　for(i=0；i　　{
　　　　numCharsRead=fread(fbuffer，sizeof(char)，F(xiàn)ILE_BUF_SIZE，
　　　　　　　　　　　　　　　　　　　　　　　　　　　stream)；
?　　　 numCharsWrite=write(fd，fbuffer，numCharsRead)；
　　}
　　本文用超級終端作為μClinux的標準輸入輸出環(huán)境，采用一個乘法器模塊（mult.bit）和一個加法器模塊（adder.bit）驗證系統(tǒng)功能，根據(jù)提示輸入兩個操作數(shù)（如9和6）。系統(tǒng)初始狀態(tài)為加法器，第一次重構(gòu)加載乘法器，第二次重構(gòu)加載加法器，每次加載完成后系統(tǒng)自動調(diào)用硬核模塊，并回顯計算結(jié)果至超級終端。經(jīng)驗證，本系統(tǒng)能夠?qū)崿F(xiàn)硬核的動態(tài)加載，步驟如下：
　　(1)系統(tǒng)上電，自動加載μClinux；
　　(2)使用ping命令確認客戶端和服務(wù)器的網(wǎng)絡(luò)連接正常；
　　(3)使用wget命令下載硬核模塊至本地文件系統(tǒng)；
　　(4)使用reconf程序動態(tài)加載重構(gòu)比特流。
3 HCRP協(xié)議規(guī)范
　　互聯(lián)網(wǎng)的基本協(xié)議是TCP/IP協(xié)議。HTTP是建立在TCP/IP協(xié)議之上的一個面向?qū)ο蟮膽?yīng)用層協(xié)議，支持在統(tǒng)一的網(wǎng)頁結(jié)構(gòu)界面下，采用不同的協(xié)議訪問不同的服務(wù)，如廣泛采用的FTP、SMTP等應(yīng)用層協(xié)議。為了利用HTTP網(wǎng)頁結(jié)構(gòu)提供較好的用戶操作性，本文定義HCRP為一個基于TCP/IP協(xié)議的用戶層協(xié)議，并使其與HTTP兼容。
　　HCRP采用客戶/服務(wù)器模式，通過請求/響應(yīng)范式建立連接，每次連接只處理一個請求，協(xié)議對前一連接的處理沒有記憶能力。服務(wù)器將全部硬核模塊按照其適用的FPGA芯片型號建立索引，客戶端和服務(wù)器建立連接后，根據(jù)自己的芯片型號（如XC2VP30）向服務(wù)器發(fā)出查詢命令。服務(wù)器則將適用于此芯片的全部硬核模塊列表通過同一連接返回至客戶端。客戶端在本地文件系統(tǒng)瀏覽列表并選擇所需硬核模塊，重新與服務(wù)器建立連接，采用二進制傳輸模式下載至本地文件系統(tǒng)。
　　為避免重構(gòu)比特流在傳輸過程中丟失或被篡改，可以采用加密傳輸方式，并在客戶端增加校驗，相應(yīng)的解密和MD5工具可以很方便地被集成到嵌入式系統(tǒng)中。本系統(tǒng)只是簡單地解析重構(gòu)比特流首部，獲取首部和配置數(shù)據(jù)的字節(jié)長度，進行文件完整性校驗。為避免局部重構(gòu)破壞系統(tǒng)靜態(tài)區(qū)域的功能，本系統(tǒng)在修改配置存儲器之前預(yù)先解析重構(gòu)比特流首部后的44個字節(jié)，獲取將要被修改的幀地址，驗證是否與可重構(gòu)區(qū)域范圍匹配，以確保重構(gòu)過程的安全。
　　隨著半導(dǎo)體工藝和結(jié)構(gòu)的改進，F(xiàn)PGA的價格和功耗問題將在很大程度上得到解決。與ASIC相比，F(xiàn)PGA的開發(fā)周期很短，更加適應(yīng)快速變化的市場需求。可以預(yù)見，在手持、移動和便攜式消費電子領(lǐng)域，基于FPGA單芯片的解決方案將逐漸普及。HCRP協(xié)議能夠充分利用FPGA的靈活性，為此類設(shè)備提供強有力的支持。此外，硬件設(shè)備廠商可以利用HCRP為客戶提供遠程功能定制、故障修復(fù)和設(shè)備升級服務(wù)。
　　本文提出了一種互聯(lián)網(wǎng)可下載硬件的實現(xiàn)方式，設(shè)計了一個基于FPGA的片上系統(tǒng)，該系統(tǒng)能夠通過互聯(lián)網(wǎng)遠程獲取硬核模塊并動態(tài)加載。系統(tǒng)定義了HCRP協(xié)議的基本框架，解決了實現(xiàn)HCRP協(xié)議的關(guān)鍵技術(shù)問題。但作為一個互聯(lián)網(wǎng)服務(wù)，HCRP協(xié)議仍需進一步細化，例如其通信端口的設(shè)定、請求消息和相應(yīng)消息的格式等。而FPGA的型號和封裝繁多，HCRP服務(wù)器需要一個高效的分類和索引算法，這些問題還有待進一步探討。

參考文獻
[1] SALEM M A，KHATIB J I.An introduction to open-source?hardware development.EEdesign，2004(7).
[2] Xilinx Inc.Partial Reconfiguration.http：//toolbox.xilinx.com/??? docsan/xilinx8/books/data/docs/dev/dev0036_8.html.
[3] BLODGET B，MCMILLAN S，LYSAGHT P.A lightweight?approach for embedded reconfiguration of fpgas.Design Automation and Test in Europe(DATE03)，IEEE，2003：399-400.
[4] 許駿，晏渭川，彭澄濂.基于模塊的動態(tài)可重構(gòu)系統(tǒng)設(shè)計.計算機工程與設(shè)計，2008(6).
[5] WILLIAMS J，BERGMANN N.Embedded Linux as a platform for dynamically self-reconfiguring systems-on-chip.The international conference on engineering of reconfigurable systems and algorithms，Las Vegas，Nevada，USA，2004，6.