2 CPLD在TMS320F2812系統中的應用
2.1 TMS320F2812介紹
TMS320F2812 數字信號處理器是在F24X的基礎上開發的高性能定點芯片。能夠運行24x 開發的代碼程序，并且F2812 采用32bit 操作大大提高了處理能力。它的主要特點如下：
● 采用高性能的靜態CMOS 技術，主頻可以工作在150 MHZ（時鐘周期可達6.67ns）；
● 高性能的 32 位中央處理器，可以進行16 位X16 位以及32 位X32 位的乘且累加操作；
● 片內大容量存儲器，128 K×16 bits 的Flash 和18 K×16 bits 的數據/程序存儲器；
● 高速外設接口，最多可擴展1.5 M×16 bit 存儲器；
● 3 個32-bit CPU 定時器，其中CPU 定時器1 和CPU 定時器2 被保留用作實時操作系統OS。CPU 定時器0 可供用戶使用，作為獨立的，全局性的定時中斷控制；
● 具有 12-bit 的 ADC 流水線變換時間最小60 ns，單變換200 ns；可選擇兩個時間管理器觸發功能；
● 改進的 eCAN 2.0B 接口模塊；
● 多種串行通信接口（2 個UART、1 個SPI 及1 個MCBSP）；
● 高性能低功耗，采用1.8V 內核電壓和3.3V 外圍接口電壓；
2.2 硬件結構介紹
我們采用 Altera 公司的EPM7064S 芯片來完成內部邏輯管理及與總線接口工作。該芯片采用快閃存儲技術（FastFLASH），功耗較低。宏單元數達到64 個，完全滿足設計的邏輯要求。引腳到引腳的延時為4ns,計數器頻率可達151MHZ。其輸出電壓為3.3V 或5V，可以通過設置VCCIO 引腳來選擇不同的輸出電壓。I/O 引腳可接受5V、3.3V 和2.5V 的混合電壓輸入，在多電源混合系統中，這一特性非常有用，可以節省大量的電平轉換器。
TMS320F2812 應用系統需要外擴一些必要的電路，包括支持內部程序運行的RAM 和EEROM，以及D/A 轉換電路等，其系統結構框圖如圖1 所示：
2.2.1 數模轉換器的應用
在 TMS320F2812 中，片外擴展是通過TMS320F2812 中的外設接口XINTF 來實現的。
它類似于C240X 的外部接口，但也做了改進：
（1）在C240X中，程序存儲空間、數據存儲空間和I/O 空間映射在相同的地址（0000~FFFF），對它們的訪問通過控制線（ DS , PS , IS ）來區分；而在F2812 中，外部存儲器接口分成了5個固定的存儲映像區域，可尋址1MB 的片外存儲器空間，具有獨立的地址，沒有了控制線（ DS , PS , IS ）。
（2） 每個 F2812 的XINTF 區都有一個片選信號。其中，有的區域的片選信號在內部是“與”在一起的，組成了一個共享的芯片選擇，比如XZCS0 和XZCS1共享一個片選信號XZCS0AND1，XZCS6和XZCS7共享一個片選信號XZCS6AND7。在這種方式下，同一個存儲器可被連到兩個區或者我們可以用外部譯碼邏輯來區分這兩個區。
（3）5 個固定的存儲映像區域的每一個區還可以分別指定等待狀態數，選通信號的建立時間，激活時間和保持時間。這些特征使得接口與外部存儲器及外設脫離了聯系，可以靈活獨立地進行外部擴展。在本次設計中，除了液晶顯示模塊和鍵盤外，所有的外擴寄存器和存儲器全部映射在XINTFZONE 2（0x080000~0x0FFFFF）譯碼的空間內。我們使用了DAC7625 作為數模轉換芯片，該芯片為4 通道12 位雙緩沖的DAC 芯片，工作電壓可以是+5V 或-5V～+5V 的模擬電壓。
輸出電壓是0～3.3V 的直流電壓。功能框圖如圖2 所示：
其中，DAC7625 芯片中LDAC 引腳為載入DAC 引腳，當為低電平時，所有寄存器為透明，保持寄存器里的數據送到轉換器輸出通道；A1、A0 引腳為寄存器選擇引腳，CPLD根據地址總線譯碼選通不同的A1、A0 組合，從而將1 ~ 4 通道的保持寄存器映射到0xC0000~0xC0003 的地址空間。此外，我們還設計了傳送寄存器（DACTLR），映射地址為0xC0004,這個寄存器的所有數據位都無效，既不可讀也不可寫。對這個寄存器執行任何讀或寫操作都會產生一個內部信號，將LDAC 引腳置為低電平，啟動轉換器工作。其中，整個譯碼邏輯都是由CPLD 芯片完成。下面介紹譯碼邏輯的部分VHDL 語言描述：
process（reset,xzcs2）
begin
if（reset=’0’） then
daccs<=’1’；daca0<=’1’daca1<=’1’； --復位狀態
--選通0xC0000～0xC0003
elsif（xzcs2='0' and a18='1' and a17=’0’ and a16=’0’ and a3=’0’ and a2=’0’） then
daccs<='0';
case a1_a0（1downto 0） is
when "00"=>dac_a1_a0<="00";--選擇A，B，C，D 數據保持通道
when "01"=>dac_a1_a0<="01";
when "10"=>dac_a1_a0<="10";
when "11"=>dac_a1_a0<="11";
when thers=>null;
end case;
--選通傳送寄存器
elsif（xzcs2='0' and a18='1' and a3=’0’ and a2=’1’and a1_a0=”00”） then
daccs<='0';
ldac<=’0’；
end if;
end if;
end if;
end process;
2.2.2 串行非易失型存儲器X25650芯片的應用
在這里，我們外擴了SPIOER 寄存器來控制DSP 與X25650 的SPI 接口，它的作用是連A18-A0XZCS2XWETMS320F2812XR/WD11-D0CSA0A1LDACDAC7625R/WDB11-DB0CPLD 譯碼邏輯daccsdaca0daca1DACTLR ldac圖 2通或割斷DSP 與X25625 的連接。當需要F2812 的SPI 接口與SPI515（SPI 接口型）仿真器連接，實現仿真操作時，可以通過寄存器屏蔽SPI 對X25650 的操作。SPIOER 控制寄存器的地址為0xC0002,使用了外部總線來對其進行讀寫，它的使用：
SPIOE 位：當SPIOE 位為“1”時，DSP 與X25650 各引腳接通；當為“0”時各個引腳斷開，此時，DSP 上的SPI 引腳為高阻態，可以連接其他設備。上電復位時為“1”。該寄存器由CPLD 內部編程構成。
在 F2812 中，SPI 模塊支持125 種不同的波特率，通過向波特率寄存器（SPIBRR）寫入設定值，可以與不同速率要求的外設通信。其波特率設定如下：
當 SPIBRR=3-127 時， SPI 波特率=LSPCLK/（SPIBRR+1）。當SPIBRR=0，1，2 時， SPI波特率=LSPCLK/4在這里：LSPCLK=設備的低速外圍時鐘頻率。SPIBRR=主SPI 設備中SPIBRR 的內容。
這里，通過配置低速外設時鐘預定標器寄存器（LOSPCP）和SPI 波特率寄存器（SPIBRR）中的內容，使DSP 的波特率達到5MHZ，滿足X25650 的要求。
2.2.3 字符型液晶顯示器的應用
本系統將字符型液晶顯示器MDL（S）16263 作為DSP 的一個慢速顯示設備，映射在XZCS6 區域。該模塊共有11 條信號線，RS 是寄存器選擇，低電平選擇指令寄存器，高電平選擇數據寄存器。R/W 是讀寫控制端，低電平寫顯示模塊，高電平讀顯示模塊。E 為允許輸入信號線（數據讀寫操作允許信號），高電平有效。DB0~DB7 為數據線。
但是相比較 DSP 而言，LCD 是慢速設備，在設計器件時要考慮時序匹配問題，加入合適的等待狀態。該液晶模塊讀寫周期Tcyc 最小為1000ns，脈沖寬度Pw 最小為450ns,讀寫操作數據保持時間最小為10ns,而F2812 的XINTF 外設接口的讀寫訪問默認情況下為最大值，為26 個XTIMCLK 周期（XTIMCLK 默認為SYSCLK/2，13ns.），也就是說最大讀寫周期為346ns,其中讀或寫訪問的建立階段默認為6 個XTIMCLK 周期、激活階段默認為14 個XTIMCLK 周期、跟蹤階段默認為6 個XTIMCLK 周期。因此，讀寫周期需要加入等待狀態。
當對DSP 的XREADY 引腳采樣為低電平時，激活階段將擴展一個XTIMCLK 周期，在下一個XTIMCLK 周期期間，XREADY 再次被采樣。這一個過程一直被采樣，直至XREADY采樣為高，正常地完成訪問。這里，我們利用CPLD 芯片將DSP 的XREADY 信號置為低電平，保持50 個XTIMCLK 周期，從而產生合適的等待狀態。如圖3 所示：
3 結論
本系統的開發采用了 DSP+CPLD 的結構，這種結構將DSP 較強的數據運算能力與CPLD 的高集成性、硬件可重復編程性結合在一起，使系統的設計過程更加的合理、緊湊和簡化。并且，該系統經過擴展后可以應用在工業控制的多種場合，具有一定的實際參考價值。