| 基于FPGA的音頻Sigma-Delta調(diào)制器設(shè)計(jì)與實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4113 K | |
| 標(biāo)簽： Sigma-Delta調(diào)制器 噪聲整形 噪聲傳遞函數(shù) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著數(shù)字音源的普及，數(shù)模轉(zhuǎn)換器（Digital to Analog Converter， DAC）成為音頻設(shè)備中不可或缺的元件，其精度往往決定著整個(gè)系統(tǒng)的信號(hào)保真度。基于此，利用噪聲整形技術(shù)對(duì)用于高精度音頻DAC的Sigma-Delta調(diào)制器進(jìn)行設(shè)計(jì)和現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array， FPGA）實(shí)現(xiàn)。通過(guò)搭建測(cè)試系統(tǒng)，測(cè)試結(jié)果表明，所設(shè)計(jì)的Sigma-Delta調(diào)制器在輸入信號(hào)為1 411.2 kHz采樣頻率、1 kHz頻率、0 dBFS（Full Scale）幅度的正弦信號(hào)條件下，其輸出信噪比（Signal to Noise Ratio， SNR）可達(dá)107.4 dB；當(dāng)輸入信號(hào)頻率在音頻頻帶內(nèi)時(shí)（輸入信號(hào)幅度為0 dBFS），其輸出SNR穩(wěn)定保持在104 dB以上；并可用于WAV音樂播放器中。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Sigma-Delta調(diào)制器 相關(guān)資源
wwei 的最新分享
- 一種基于嵌套CRC的分段極化碼設(shè)計(jì)
- 基于知識(shí)圖譜和協(xié)同過(guò)濾算法的多頭注意力網(wǎng)絡(luò)
- 基于變步長(zhǎng)LMS的多普勒雷達(dá)回波信號(hào)處理方法
- 基于變量地址的DCS平臺(tái)下裝技術(shù)研究
- 智能水位標(biāo)尺監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)
- 探索分布式仿真方法加速Chiplet系統(tǒng)級(jí)驗(yàn)證
- XR芯片系統(tǒng)的EMU全場(chǎng)景AVIP快速迭代驗(yàn)證方案
- 基于Cadence軟件平臺(tái)的分布式電源噪聲仿真方法研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2