| 基于芯片封裝的微系統(tǒng)模塊PDN設(shè)計(jì)優(yōu)化 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：6652 K | |
| 標(biāo)簽： TSV HTCC 微系統(tǒng) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著IC芯片的供電電源趨向低電壓以及大電流，基于2.5D硅通孔技術(shù)（Through-Silicon-Via，TSV）、倒扣焊、高溫共燒陶瓷（High Temperature Co-fired Ceramics，HTCC）、3D堆疊等的微系統(tǒng)模塊的電源分配系統(tǒng)（Power Delivery Network，PDN）的設(shè)計(jì)越來越重要。芯片電流經(jīng)過PDN互連產(chǎn)生輸出噪聲，這些互連必須提供一個(gè)較優(yōu)低阻抗的信號(hào)返回路徑，保持芯片焊盤間恒定的供電電壓且維持在一個(gè)很小的容差范圍內(nèi)，通常在5%以內(nèi)。基于芯片封裝系統(tǒng)（Chip Package System， CPS），結(jié)合TSV硅基板、HTCC管殼、PCB三級(jí)協(xié)同對(duì)微系統(tǒng)模塊PDN提出設(shè)計(jì)及優(yōu)化方法，從直流設(shè)計(jì)、交流阻抗設(shè)計(jì)分別進(jìn)行闡述，并運(yùn)用芯片電源模型 （Chip Power Model， CPM），結(jié)合時(shí)域分析實(shí)現(xiàn)了電源紋波PDN低阻抗設(shè)計(jì)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
TSV 相關(guān)資源
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2