| Tempus-PI仿真和實測關鍵時序路徑的一致性研究 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：514 K | |
| 標簽： 靜態時序分析 電壓降 關鍵路徑 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：傳統的靜態時序分析會將電壓的不一致性作為減弱參數形式，以一定的余量幫助使用者覆蓋大部分真實芯片中的情況。但是隨著芯片越來越大，軟硬件的功能越來越多，由于電壓降引起的時序違例越來越多。很多情況下IR的分析是符合標準的。現在主流的大規模芯片如AI芯片都是基于12 nm、7 nm或者更小的技術節點。封裝還會引入3DIC。電壓降分析越來越復雜也越來越重要。與此同時，時序分析也將會引入電壓降的影響。Tempus-PI提供一個真正的時序和電壓降協同仿真的簽核流程，以此來幫助找到真正的電壓敏感的關鍵路徑。該仿真工作的結果得到了芯片測試的一致性驗證。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2