| FPU加法器的設(shè)計(jì)與實(shí)現(xiàn) | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 標(biāo)簽： FPU 加法器 VHDL | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器，它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ)，其設(shè)計(jì)優(yōu)化對于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法，通過VHDL語言在QuartusII中進(jìn)行設(shè)計(jì)和驗(yàn)證，此加法器通過狀態(tài)機(jī)控制運(yùn)算，有效地降低了功耗，提高了速度，改善了性能。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2