近些年來，計算機技術、多媒體技術和數據通信技術的發展飛速，促使數字視頻的應用也越來越廣(如視頻監控、視頻會議和移動電視等)。隨后，各種壓縮算法的研究使得數字視頻的存儲和傳輸極為方便，同時也相繼出現了各種視頻記錄系統。本文設計的嵌入式視頻記錄系統，可以將攝像頭拍攝到的模擬視頻數據轉變成數字視頻數據，經壓縮后存儲在大容量的存儲器上，并可通過專用的回放設備再現汽車行使的整個過程。該視頻記錄系統可用來記錄汽車內各項儀表和前方外視景等視頻信息及突發事件標記，它可以將汽車行使過程中的所有信息以數字視頻的方式連續動態地記錄下來。本系統可以和汽車黑匣子結合，以方便管理部門根據所記錄的有關數據對車輛進行有效的管理，更能為事故后的分析提供準確的依據，判斷汽車肇事的真正原因。同時可以通過記錄查看平常是否緊急加速、是否急剎車等行駛數據，以此分析并改善不良駕駛習慣，起到預防事故的作用。

　　常見的視頻壓縮方法有MPEG系列租H.26X系列。考慮到壓縮技術的成熟度、成本和主要用途，本記錄系統采用MPEG-1數字圖像壓縮記錄技術，來實現對1路視頻信號的連續圖像長達4小時的實時循環記錄。此外，本視頻記錄系統還具有成本低、體積小、功耗低等特點。

　　1 系統工作原理

　　視頻記錄系統設計的側重點是降低成本，減小體積，同時降低系統的功耗，提高系統的整體性能。它能夠對汽車上的1路視頻信號進行長達4小時的連續實時動態循環記錄。本系統主要由視頻解碼及壓縮編碼器、ARM處理器、電子盤三部分組成。其中視頻解碼器和壓縮編碼器共同組成壓縮單元，ARM處理器是系統的控制單元，電子盤是系統的存儲單元。其視頻記錄系統的結構組成如圖1所示。系統工作時，先將攝像機拍攝到的視頻信號通過視頻解碼器SAA7113H進行解碼和A／D轉換，以輸出8位4：2：2格式的YCbCr數字視頻信號，該數字化視頻信號送入SZ1510壓縮編碼芯片進行壓縮后可產生MPEG-1數據流，然后由ARM處理器將壓縮好的數據通過IDE接口存入存儲載體——電子盤，從而實現對1路視頻信號的連續實時循環記錄。

 

　　系統上電并啟動后，ARM處理器首先通過SZ1510芯片的HOST接口對SZ1510內部寄存器進行配置，并通過I2C總線對視頻解碼器SAA7113H進行初始化。當設置好MPEG-1壓縮格式及數據速率后，系統開始正常工作，并對輸入的模擬視頻信號經視頻解碼器進行解碼和A／D轉換，再將生成的CCIR-601數字視頻流傳人壓縮編碼芯片SZ1510進行處理，然后由SZ1510將數字視頻數據轉化為符合MPEG-1格式的影視文件，最后將MPEG-1數據流在ARM處理器的控制下通過IDE接口以文件形式寫入電子硬盤進行存儲。系統工作時，ARM還將不斷監視相關信號，并在圖像中加入相應的標志，直到接收到關機信號，系統自動結束壓縮工作。

　　2 硬件電路設計

　　2.1 視頻解碼及壓縮編碼電路設計

　　由于MPEG-1壓縮算法需要很大的運算量，用軟件很難實時完成，所以本系統采用專用的視頻壓縮芯片來實現對視頻信號的實時高效壓縮。目前，常用的MPEG-1壓縮芯片有VW2010、W99200F、WIS 7007SB等。本設計選用SAA7113H進行解碼，并采用Zapex公司的SZ1510MPEG-1 A／V編碼芯片進行圖象壓縮。SAA7113的主要作用是把輸入的模擬視頻信號解碼成標準的8位“VPO”數字信號，它相當于一種“A／D'’器件，是一種可編程視頻處理芯片，可通過I2C總線實現編程控制，并具有4路視頻輸入、抗混疊濾波、自動鉗位和增益控制、多制式解碼以及亮度、對比度和飽和度控制等功能。它對輸人的PAL制式視頻信號進行采樣和解碼后，可將生成的CCIR-601數字視頻流(色度空間為YCbCr，取樣為4：2：2)送到視頻壓縮芯片SZ1510的數字視頻輸入接口。它的輸入時鐘由24.576 MlHz的有源晶振提供，并可分別從RTS1和RTS0管腳輸出為SZ1510提供的行同步信號HS和場同步信號VS，其中行同步信號HS又可作為行有效象素識別信號輸入到SZ1510的VIHACT管腳；并從LLC腳輸出27 MHz的像素時鐘，作為SZ1510內部的數字視頻流的采樣時鐘和芯片的主時鐘。系統初始化可通過ARM芯片的I2C總線來實現。片選信號由ARM產生RESET信號來提供。

　　系統中的壓縮編碼芯片SZ1510是ZAPEX公司生產的一款高性能的MJPEG、MPEG-1編碼芯片，可對視頻信號實現高達25 f／s的壓縮，并支持多種工作模式和比特率模式，還可靈活實現模式組合，同時可在視頻中疊加視頻標記和時間標記。該芯片內部主要由視頻編碼核、TMS320C54X高性能DSP核、接口電路(視頻接口、存儲器接口、主機與串口接口)、DMA控制器和時鐘產生電路等組成。其內部的壓縮核已經過優化，適合于高效、實時的MPEG-1數字圖像壓縮，且具有功能多、功耗低、溫度范圍寬等特點。

　　系統中的SZ1510是從設備，受主機ARM的控制。它的HOST接口是控制和數據交換的接口。SZ1510可以選擇多種總線類型，它有復用和不復用的Intel和Motorola總線類型(復用模式下，HAD[7：0]即可作為數據線，又可作為地址線；非復用模式時，HAD[7：0]只能作為數據線)，不復用總線又可分為8位和16位，并可由HCONFIG[l：0]引腳和Syscofig[3]寄存器進行選擇配置。本系統把HCONFIG0置低，HCONFIG1置高，Sysconfig[3]寫1，故可使其工作在Intel 8051類型的非復用16位數據總線模式下。

由于SZ1510有多種工作模式，根據系統要求，本設計使SZ1510工作在LVE(Live Video Encoding)實時視頻編碼模式。在這種模式下，SZ1510可從視頻解碼器獲得實時數字視頻數據，然后根據MPEG1／M-JPEG進行壓縮并傳到主機。具體工作過程是：SZ1510對輸入到其內部的CCIR-601數字視頻流經過視頻預處理、自動裁減、場景變化檢測、運動估計、運動補償、離散余弦變換／反離散余弦變換和可變長編碼等處理后，再將生成的MPEG-1視頻基本流存儲于SDRAM中，然后經過輸出端口大小為256字節的FIFO緩沖進行數據輸出。正常工作時，FIFO每滿一次就產生一個FRDY (FIFO讀)中斷以通知主機讀取FIFO中的數據，并由主機從Data_out寄存器讀取數據。之后，當SZ1510發出一個EOD(數據結束)中斷時，數據傳輸結束。

　　在視頻壓縮工作模式下，SZ1510有3種輸出比特率可供選擇：恒定比特率、最大比特率、可變比特率。恒定比特率需要填充冗余，最大比特率不需要填充冗余，可變比特率的壓縮質量比恒定比特率可變。比特率的選擇可通過設置Ven_cntl寄存器的1、2位來確定，當其為0時，選擇的是恒定比特率；為1時，選擇的是最大比特率；為3時，選擇的是可變比特率。

2.2 控制及存儲電路設計

　　考慮到控制部分的體積、可靠性和控制能力，本系統中的CPU采用Philips公司的ARM7TD-MI-S內核微控制器LPC2210。這是一個能夠支持實時仿真和跟蹤的16／32位ARM7TDMI-S CPU。對于代碼規模有嚴格控制的應用，可使用16位Thumb模式，該模式可將代碼規模降低30％以上，而性能的損失卻非常小。LPC2210采用144腳封裝，具有極低的功耗。另外，該芯片還具有多個32位定時器、8路10位ADC、PWM輸出以及多達9個外部中斷。通過配置總線，LPC2210最多可提供76個GPIO。

　　LPC2210可與SZ1510的HOST接口相連，并可通過HOST接口對SZ1510進行控制和設置。正常工作時，LPC2210把從HOST接口輸出的MPEG-1格式視頻流以文件形式送人電子盤進行存儲。LPC2210與SZ1510的接口電路如圖2所示。其中，HAD[0…15]接到ARM的P2.0～P2.15A作為16根數據線；P3.0接到HALE腳可實現SZ1510內部IOAR(I／O Address Registerl)和IODR(I／O DataRegister)寄存器的選擇；P1.1和P3.27分別接讀、寫選通管腳HRD和HWR；通過將P3.24接到HCS可選通SZ1510；將P0.9接到HINT可發送SZ1510中斷請求信號。