摘  要: 圖像目標的分割是圖像處理的重要環節。從圖像中目標的相對位置出發,提出了一種目標分割算法。該算法以輪廓跟蹤算法為主體,結合投影算法以減少輪廓跟蹤算法的運算區域,從而提高分割算法的實時性。以ti" title="ti">title="TMS320C50" title="TMS320C50">TMS320C50">TMS320C50和FPGA" title="FPGA">FPGA芯片為核心器件實現了圖像目標分割系統,實驗證明該系統具有較高的分割精度及實時性能。

　　關鍵詞: 目標分割  投影法  輪廓跟蹤法 DSP" title="DSP">DSP  FPGA

　　近年來,數字圖像處理已廣泛應用于科學研究、航空航天技術、醫療診斷以及工農業生產等諸多領域。但在目標圖像的識別及跟蹤時,從輸入圖像中分割出待處理目標圖像的質量優劣,將直接影響到待處理目標圖像的識別及跟蹤。本文從目標圖像的常用識別方法出發,利用投影法和輪廓跟蹤法(爬蟲法)相結合制定目標圖像的分割算法,在PC機上利用C語言編譯通過,并移植到DSP系統中。實驗證明該系統工作十分有效,且具有較高的實時性。

1 算法介紹

　　在圖像跟蹤系統中往往需要對目標圖像進行識別,而圖像識別的常用方法一般分為模板匹配法和特征匹配法。模板匹配算法是從輸入圖像中分割出待識別的目標圖像,利用相關算法計算其與模板圖像的相關度而達到目標識別的目的;特征匹配算法是通過計算目標圖像的各種特征矩并與模板的各種特征矩的計算值相比較而達到目標識別的目的。由于計算機存儲圖像時通常以矩陣形式存儲,因此以上這些圖像識別方法均是在方形區域內進行的。如模板匹配算法中,若以減運算作為相關運算,則需要從輸入圖像中精確分割出目標圖像的存在區域,再與模板作相關運算,所以目標的分割精度將大大影響識別精度;而以特征匹配算法進行識別時,若提取的方形區域內存在多個目標則也會造成識別精度的大幅度下降。

　　本文是根據多個目標之間的相對位置關系來確定目標的分割算法的。

1.1 目標間相對位置關系

　　假設輸入圖像為f(x，y),則

　　設f_i(x，y)∩f_j(x，y)=φ,i≠j且i，j=1，2…n,各目標圖像之間不存在交集,即各目標圖像相互獨立,目標之間的相對位置關系如圖1所示。

    設f(x，y)在x和y軸上的投影分別為集合X和Y,各目標f_i(x，y)在x和y軸上的投影為集合X_i和Y_i,且，則有以下三種情況。

    (1)各目標圖像對X軸及Y軸方向投影所得到的x集合和y集合均不存在交集,即X_i∩Y_j=φ，Y_i∩Y_j=φ,i≠j且i，j=1，2…n。如圖1(a)所示。

　　(2)各目標圖像對X軸及Y軸方向投影所得到的x集合和y集合,僅有x集合或y集合,或兩者均存在交集,但不存在包含關系,即X_i∩X_j≠φ,Y_i∩Y_j≠φ,且僅有X_iX_j或Y_iY_j，i≠j且i，j∈1，2…n。如圖1(b)所示。

　　(3)各目標圖像對X軸及Y軸方向投影所得到的x集合和y集合,有x集合和y集合均存在包含關系,有X_iX_j也有Y_iY_j,i≠j且i，j∈1，2…n。如圖1(c)所示。

1.2 采取的算法

　　①粗區域劃分:將整幅輸入圖像分別對X軸及Y軸作投影,可得到x和y的各投影集合,通過對所有x和y的投影集合的窮盡組合可在整幅輸入圖像中劃分出若干小區域,且所有目標必存在于這些小區域中,通過計算各區域的能量和就可以確定目標所存在的區域。當各目標的相對位置關系以情況(1)出現時,便可得到各目標的存在區域。

　　②細化分割:在粗區域劃分后,某些區域或所有區域中仍存在多個目標,即某些目標的相對位置關系以情況(2)出現時,則分別對各區域再做一次區域劃分。算法與粗區域劃分相同,這樣便可得到各目標的存在區域。

　　③輪廓跟蹤法(爬蟲法):假定各目標之間相互獨立,根據目標外輪廓的連通性,可從外輪廓上的一點出發在其8鄰域中沿順時針或逆時針方向搜索前進(搜索高電平),必然可以返回到起始點。記錄搜索前進過程中X和Y方向的最大值與最小值便可確定目標的存在區域。

1.3 算法實現

　　①二值化處理:選取適當閾值對輸入圖像進行二值化處理。

　　②粗區域劃分:對各行做異或運算,檢測各為1的連續域,記錄各連續域的最大值和最小值;同理,對各列做如上運算,通過各連續域的窮盡組合,計算各區域的能量值,設取閾值,便可實現目標圖像的粗區域劃分。

　　③細化分割:算法實現與粗區域劃分算法相同,只是運算區域在各目標區域中進行。

　　④輪廓跟蹤法:為了提高算法的執行速度,將輪廓跟蹤法改為雙向搜索前進。由于每一目標在行方向上觀察是以一點或數點或一連續域或數個連續域開始,并以此向左或向右擴展并連通,每一目標也將以一點或數點或一連續域或數個連續域結束。記錄開始行、結束行信息及其在X軸投影的最左、最右點,便可得到這一目標的存在區域。主要方法為逐行向X軸投影,觀察各行在X軸投影區域在左、右方向的變化。取第一行并向X軸投影,檢查為1的一個點或數個點或一段或幾段投影連續區域,并記錄各自行、列位置。取第二行再向X軸投影,發現此次投影點會將第一次投影點或區域向左或右方向推移或保持不變,或是增加新的點或區域,修改各記錄,以此方法進行下去,最終一目標會以向右方向匯于一點或一段連通區域結束對這一目標外輪廓的搜索。由所記錄的行、列信息可得到目標的存在區域。

　　⑤目標提取:按各目標的位置及大小信息提取各目標。對于情況(3)中目標,先提取小目標,并在小目標區域清零,再提取大目標。

2 硬件系統設計

　　在本系統中,視頻圖像由CCD獲取,經視頻預處理電路預處理后由A/D轉換電路轉換成數字信號,再經二值化處理后,便在行同步信號H.SYNC及鎖相倍頻電路產生的CLOCK信號控制下,產生其數據存儲地址,存入雙口RAM中,形成512×512的數字圖像。DSP從雙口RAM取出數據,按上述分割算法計算出目標存在區域及目標圖像,并通過總線控制電路送入計算機進行后期處理。圖2為系統框圖。因篇幅所限,系統總體電路在此省略。

2.1 視頻預處理電路

　  考慮到視頻信號在傳輸中的衰減,采用LM318進行視頻放大,從而得到更清晰的信號,以方便進一步視頻處理。

2.2 視頻同步分離器

    視頻同步分離器采用LM1881,其外圍電路連接簡單,對視頻信號同步信號分離極為準確。LM1881的引腳及連接電路如圖3所示。

2.3 鎖相倍頻電路

    以74HC4046為核心組成鎖相倍頻電路。其主要用途是為A/D轉換器及可編程控制器件CPLD提供時鐘。由于要將輸入圖像轉換為512×512的數字圖像,而行周期為64μs,其中圖像占52.2μs,行消隱占11.8μs,因此A/D的最低采樣轉換頻率為f=512/52.2=9.808MHz。在本電路中,采用行同步信號(f_H=15.625kHz)作為輸入信號,并對其進行628倍倍頻得到本系統A/D轉換器時鐘,其頻率fA/D=9.8125MHz。

2.4 A/D轉換器

    本系統中A/D轉換器采用8位高速A/D轉換芯片BT218,它是一個專門用于視頻信號數字化應用方面的A/D轉換器。其主要特性有:20MSPS的轉換速率,分辨率8BIT,不需要外加采樣保持電路和視頻放大電路,兼容TTL電平等。由于輸入時鐘CLOCK的頻率f_A/D=9.8125MHz，因此利用行同步信號H.SYNC對內部比較器周期性清零,以消除比較器因制造公差引起的初始閾值不匹配。

2.5 可編程控制單元

    可編程控制單元由兩片EPM7128SLC84" title="EPM7128SLC84">EPM7128SLC84 CPLD可編程器件和一片GAL20V8組成。一片可編程器件用于對A/D轉換器輸出數據進行二值化處理、產生存儲器的地址以及存儲器的片選信號;另一片可編程器件用作總線控制器,而GAL20V8用作譯碼電路。

由于輸入視頻信號為PLA制,即一幀圖像由奇、偶場組成且為隔行掃描,生成的數字圖像為512×512,每行采樣512個點,每場取256行,故用兩個計數器來完成512和256的計數。對于每行采樣時應避開行消隱期;對于每場取行時應避開場消隱期(25個行周期)。二值化處理電路的主要工作原理是用H.SYNC和CLOCK控制采樣計數器產生鎖存信號。這里為避開行消隱期,延遲7.1μs后開始512計數。鎖存信號由D0位產生,主要控制比較器完成二值化處理,同時控制移位寄存器生成16位數據并在寫信號控制下輸出。每行采樣512個點,對于16位存儲器需32個地址存放一行信息。

　　由于PLA制是隔行掃描,存儲器地址應分為512個地址段,每段為32個地址,并且按地址段間隔存放數據。每段地址A4~A0由鎖存信號經計數器產生,A5由奇/偶場信號產生,A13~A6由行同步信號控制另一計數器產生。

2.6 數據存儲單元

　　數據存儲單元采用三片IDT7026。它是16K×16bit的高速雙口靜態RAM,存儲容量為256Kbit,能滿足圖像的存儲需求。一片用于存放數據圖像,兩片用于存放中間結果。

2.7 DSP

　　DSP采用TMS320C50,它具有改進的哈佛結構和多流水線操作。主要特點為:

　　CPU具有32位CALU,32位的累加器,32位的累加器緩存器,16位×16位的并行乘法器,三個移位寄存器,八個16位的輔助寄存器。

　　存儲器最大可尋址224×16位的外部空間,1056×16位的片內雙口RAM,2K×16位的片內boot ROM。

　　指令周期為35～50ns的單周期定點指令執行時間,20～28.6MIPS,每秒百萬條指令。

　　本系統利用輪廓跟蹤法結合投影算法,實現圖像中目標圖像的分割與定位。圖像原點設在圖像的左上頂點,目標圖像的定位點也設在目標存在區域的左上頂點。目標個數、各目標定位點數據及其水平方向和垂直方向大小信息經DSP計算后,存放在內部寄存器中。DSP根據以上信息對每個目標圖像數據進行簡化,并順序存放在片內雙口RAM中。處理完畢,按照每個目標的大小信息進行尋址計算,向計算機輸出各目標圖像。

3 分割算法仿真結果及系統實時性測試

　　將圖4中(a)所示圖像作為輸入圖像進行仿真實驗。圖中包含10個目標,大小分別為(32×32)、(64×64)、(96×96)和(128×128),各目標的位置關系均包含上面所提到的三種情況。在計算機上進行算法測試,圖5為分割結果。

　　在圖4中,(a)為輸入圖像,(b)為二值化處理后的圖像。由于A/D轉換后的圖像為256灰度級,選取二值化閾值為74。

圖5為對圖4(b)通過分割算法得到的各目標圖像,上排從左至右各目標位置及大小信息依次為:(113,38)、(32×32),(41,38)、(128×128),(77,231)、(96×96),(25,338)、(96×96),(246,58)、(64×64);下排從左至右各目標位置及大小信息依次為:(356,154)、(64×64),(422,38)、(64×64),(452,310)、(32×32),(360,317)、(32×32),(358,308),(128×128)。

　　利用如圖4(a)所示的圖像作為系統的輸入圖像,目標分割精度略有下降。經過分析認為是CCD對圖像的定位誤差造成的,另外,CCD受光照的影響也會使輸入圖像二值化效果下降。對此圖像,系統的處理時間約為7.5ms,小于視頻圖像信號幀周期40ms,完全滿足視頻圖像處理的實時性要求。值得一提的是,圖像的復雜程度對系統的處理速度有較大影響。

　　本文提出的視頻圖像目標分割系統,由于采用DSP芯片、FPGA芯片及高速A/D轉換芯片,具有處理速度高、系統構成簡單等特點。實驗結果表明具有較高的目標分割精度。但是依然存在如下問題尚待解決:(1)我們是在f_i(x，y)∩f_j(x，y)=φ的假設下制定分割算法的，對于f_i(x，y)∩f_j(x，y)≠φ的情況，即目標與目標之間有重疊。本文中的分割算法尚不能分離目標。(2)視頻圖像是由CCD獲得。由于CCD受光照及反光的影響,造成圖像信噪比降低或產生虛假目標,致使目標分割精度降低。(3)目標受光照影響,在二值化處理時產生目標丟失。(4)在實驗中,圖像背景為黑電平。如圖像背景為復雜背景時,將嚴重影響目標分割精度,建議在算法中引進MPEG算法剝離復雜背景,同時它也是解決(1)的一條途徑。

參考文獻

1 趙榮椿. 數字圖像處理導論.西安:西北工業大學出版社,1995:209～213

2 Kenneth.R.Castleman.數字圖像處理.北京:電子工業出版社,1998：423~430

3 章毓晉.圖像處理和分析.北京:清華大學出版社,1999:231～240

4 TMS320C5XX User’s Guide.Texas Instruments，1991

5 趙慧民,莊宏成.利用電話線傳輸視頻圖像的一種DSP應用.電子技術應用,1999；25(11)

6 宋萬杰,羅 豐,吳順君.CPLD技術及其應用.西安：西安電子科技大學出版社，1999