航空系統(tǒng)中的控制系統(tǒng)對數(shù)據(jù)的安全性、實時性、可靠性及可維修性有極高的要求。在這種環(huán)境下，必須使用最具可靠性與實時性的通信鏈路。航空全雙工交換以太網(wǎng)AFDX（Avionics Full-Duplex Ethernet）的開發(fā)滿足了商業(yè)航空應(yīng)用的需要。AFDX[1]是一種航空電子子系統(tǒng)間進行數(shù)據(jù)交換的網(wǎng)絡(luò)標準，它是在IEEE802.3以太網(wǎng)技術(shù)的基礎(chǔ)上增加一些特殊機制，提供一個具有確定性和可靠性的網(wǎng)絡(luò)。冗余鏈路的設(shè)置，保證了數(shù)據(jù)報文傳輸?shù)目煽啃浴芾頇C制負責在數(shù)據(jù)報文發(fā)送給應(yīng)用程序之前檢查幀的完整性和管理冗余。
    AFDX-ES（End System）是指AFDX的終端系統(tǒng)，主要功能是提供服務(wù)，確保提供給應(yīng)用方的數(shù)據(jù)具有安全性和可靠性。每一個終端系統(tǒng)與交換機之間不僅有一條直接的雙向連接，同時還與另一臺交換機之間保持第二條雙向連接，確保終端系統(tǒng)具有冗余性。
    AFDX-ES SoC是從航電系統(tǒng)總線應(yīng)用需求出發(fā)，規(guī)劃出以高性能ARM922T處理器為核心、可實現(xiàn)AFDX協(xié)議主要功能的高速互聯(lián)網(wǎng)終端系統(tǒng)芯片。
    典型的SoC驗證平臺通常采用3種體系結(jié)構(gòu)：黑匣子結(jié)構(gòu)、通用現(xiàn)場可編程門陣列FPGA板和開放式結(jié)構(gòu)。開放式結(jié)構(gòu)因其在系統(tǒng)資源使用和擴展上的靈活性，已成為SoC驗證平臺的主流，典型的平臺有加州伯克利大學的BEE[2，3]、Hardi公司的HAPS[4]和Aptix公司的MP4CF[5]。BEE和HAPS采用大規(guī)模FPGA陣列，MP4CF則采用現(xiàn)場可編程互聯(lián)元件（FPIC）技術(shù)。在國內(nèi)一些大學也開發(fā)了規(guī)模相對較小的FPGA陣列驗證平臺[6，7]。
    SoC驗證所花費的工作量平均占總設(shè)計工作量的80%以上,驗證已逐漸成為大規(guī)模集成電路設(shè)計的主要瓶頸。隨著我國航電系統(tǒng)大規(guī)模芯片設(shè)計的快速發(fā)展，SoC的規(guī)模越來越大，設(shè)計與驗證流程越來越冗長，如何縮短驗證時間、提高驗證效率和質(zhì)量、縮短芯片面市時間, 已是SoC設(shè)計領(lǐng)域中最受關(guān)注的問題。為了加速SoC的驗證，縮短開發(fā)周期，有效解決AFDX-ES SoC設(shè)計邏輯驗證的瓶頸限制，本文提出了用于驗證AFDX-ES SoC芯片邏輯功能的FPGA驗證平臺，采用軟硬件協(xié)同驗證方式，以確保在流片之前對設(shè)計進行充分、有效的驗證。
1 AFDX-ES芯片架構(gòu)
    AFDX-ES SoC芯片的片上總線采用ARM公司的AMBA(Advanced MicroController Bus Architecture)總線，包括高速總線(AHB)和外設(shè)總線(APB)等。AHB總線提供高帶寬、低延遲的連接，APB總線為連接具有不同總線寬度和時序要求的外設(shè)提供一條途徑，避免低性能設(shè)備對高性能設(shè)備的影響。ARM922T處理器、ES-CCU（終端系統(tǒng)中央控制單元）控制器、PCI總線控制器、SRAM、中斷控制器、SDRAM控制器、Flash接口、DMA和測試接口控制器（TIC）掛接在AHB總線上，TIMER、RTC、WDT、串口控制器及通用輸入輸出接口等掛接在APB總線上，AHB/APB橋接器可以提供兩種總線之間的訪問控制[2，3]。
    目前基于0.18 ?滋m的復雜芯片一次投片成功率只有35%左右，造成芯片重復投片的主要原因是驗證不夠充分。SoC設(shè)計的驗證需要投入的資源已占整個設(shè)計資源的60%~80%，如何在流片之前對設(shè)計進行充分的驗證，已成為整個SoC設(shè)計流程的關(guān)鍵。
    對于功能復雜、具有高集成度的SoC，要在流片前充分驗證，確保流片功能的正確性，構(gòu)建AFDX-ES SoC設(shè)計與驗證平臺是確保一次流片成功的前提[4]。
2 AFDX-ES SoC設(shè)計與驗證流程
    AFDX-ES SoC設(shè)計與驗證采用層次化驗證的方法，軟硬件協(xié)同設(shè)計與層次化驗證由以下4個階段組成：
    (1)IP/模塊級仿真驗證；
    (2)基于芯片虛擬原型的軟硬件協(xié)同驗證；
    (3)基于芯片F(xiàn)PGA原型的軟硬件協(xié)同驗證；
    (4)物理設(shè)計后的版圖后仿真。
    本文重點描述基于芯片F(xiàn)PGA原型的軟硬件協(xié)同驗證。
3 基于芯片F(xiàn)PGA原型的軟硬件協(xié)同仿真驗證
    基于虛擬原型的驗證平臺可以大量驗證設(shè)計電路的功能，但是存在驗證時間長、速度相對較慢的缺點[5]。因此，一些驗證時間比較長的驗證項，如大量幀收發(fā)的驗證、協(xié)議驗證、操作系統(tǒng)驗證等適合在基于芯片的FPGA原型中驗證。可以充分發(fā)揮此平臺的驗證特點，盡可能模擬系統(tǒng)的真實應(yīng)用環(huán)境，對于在虛擬原型平臺上不便于驗證和難以驗證的驗證項進行快速驗證。此階段的驗證可以認為完全等同于芯片的邏輯功能的全面驗證。基于芯片F(xiàn)PGA原型的軟硬件協(xié)同驗證的充分驗證，一方面可以發(fā)現(xiàn)設(shè)計中存在的各種問題；另一方面盡可能地將芯片的FPGA原型置身于應(yīng)用環(huán)境下，評價芯片能不能用、好不好用。
3.1 芯片F(xiàn)PGA原型的軟硬件協(xié)同驗證平臺的構(gòu)建
    在芯片的FPGA原型構(gòu)建過程中采用基于ARM922T-
Core Module+驗證母板的模式。ARM922T Core Module板卡實現(xiàn)ARM922T處理器的功能，并且提供一組標準的接口；驗證母板實現(xiàn)AFDX-ES中除了處理器之外的其他功能模塊的功能及其他測試手段。
    驗證母板上包含了AFDX-ES邏輯單元及外圍的輔助測試資源，驗證母板的結(jié)構(gòu)如圖1所示。

3.2 基于芯片F(xiàn)PGA原型平臺的驗證程序的開發(fā)
    此階段的程序開發(fā)主要有4個方面。
    (1)對于虛擬原型中使用的基本資源、基本功能及部分系統(tǒng)級功能驗證程序，需要移植到FPGA驗證平臺。由于FPGA驗證平臺與虛擬原型的驗證平臺有一定的差異，包括地址空間分配等，需要把原來在虛擬原型平臺上的程序做相應(yīng)的移植。本部分軟件支持3.3節(jié)完成芯片的基本資源、基本功能和系統(tǒng)級功能的驗證工作。
    (2)開發(fā)典型的AFDX協(xié)議驗證程序。在虛擬原型驗證平臺上受驗證速度等因素的限制，一些系統(tǒng)級的驗證和協(xié)議驗證必須在FPGA驗證平臺上實現(xiàn)。本階段開發(fā)的軟件完成3.4節(jié)AFDX協(xié)議的軟硬件協(xié)同驗證；
    (3)嵌入式操作系統(tǒng)的移植與應(yīng)用驗證程序的開發(fā)。本階段開發(fā)的軟件完成3.5節(jié)基于芯片F(xiàn)PGA原型的嵌入式操作系統(tǒng)協(xié)同驗證。
    (4)開發(fā)典型應(yīng)用驗證程序，本階段開發(fā)的軟件可完成3.6節(jié)的典型應(yīng)用驗證。
3.3 基于芯片F(xiàn)PGA原型平臺基本功能驗證
    基于FPGA原型的驗證要對虛擬原型驗證平臺的所有驗證項進行驗證，保證虛擬平臺的所有驗證內(nèi)容在真實環(huán)境中也是正確的[6]。首先要進行的是資源和功能的驗證。在此階段主要還是使用虛擬原型階段開發(fā)的驗證程序?qū)τ谫Y源和功能進行驗證。但是需要注意的是，由于受ARM922TCore Module的限制，虛擬原型和FPGA原型的地址空間分配等有所不同，需要根據(jù)具體情況進行相應(yīng)的修改。
    在此階段，對每一個設(shè)計模塊都必須進行詳細的測試驗證，尤其是驗證在真實的硬件環(huán)境中各個模塊的特性和功能是否滿足要求。針對核心模塊ES-CCU還需要進行大量幀收發(fā)的驗證，確保在大數(shù)據(jù)量傳輸時該功能模塊無缺陷。
3.4 基于芯片F(xiàn)PGA原型AFDX協(xié)議的軟硬件協(xié)同驗證
    芯片實現(xiàn)了AFDX協(xié)議功能，在實際應(yīng)用中必須開發(fā)相應(yīng)的協(xié)議軟件以滿足系統(tǒng)要求，在設(shè)計階段需要開發(fā)協(xié)議軟件進行軟硬件協(xié)同驗證。主要包括驅(qū)動層軟件和協(xié)議層軟件。
    驅(qū)動軟件實現(xiàn)設(shè)備管理并提供用戶或操作系統(tǒng)訪問網(wǎng)絡(luò)通道硬件設(shè)備的接口，設(shè)備驅(qū)動程序采用結(jié)構(gòu)化的設(shè)計思想。遵循Linux、Windows等系統(tǒng)的程序設(shè)計規(guī)范，提供一個通用的與設(shè)備無關(guān)的程序結(jié)構(gòu)，方便系統(tǒng)移植和維護。按照通用設(shè)備結(jié)構(gòu)，為上層用戶提供一組通用的設(shè)備管理和通信函數(shù)。驅(qū)動層軟件主要包括初始化軟件和接口函數(shù)。初始化軟件包括上電初始化、通信協(xié)議初始化、DMA初始化配置、PCI初始化配置、協(xié)議初始化配置和中斷初始化等初始化過程。
    協(xié)議層軟件主要實現(xiàn)針對協(xié)議層要求對數(shù)據(jù)進行分片、打包等轉(zhuǎn)換，并對從MAC端口接收的數(shù)據(jù)進行完整性檢查和余度管理，完成數(shù)據(jù)與包頭的分離、校驗和計算、UDP協(xié)議類型提取等操作，為片上處理器進行協(xié)議棧處理提供必要信息[7]。
3.5 基于芯片F(xiàn)PGA原型的嵌入式操作系統(tǒng)協(xié)同驗證
    芯片F(xiàn)PGA原型的驗證能夠最直接和全面地驗證設(shè)計的正確性和完備性，是虛擬原型驗證通過之后最接近真實硬件設(shè)計的驗證。雖然完成了模塊級、系統(tǒng)級的驗證程序?qū)ζ细鱾€模塊之間的互動操作進行模塊級、系統(tǒng)級功能驗證，但這種方法仍然很難保證驗證的充分性。
    在此情況下，往往采用基于嵌入式操作系統(tǒng)的系統(tǒng)級軟件，從資源管理者的角度進行功能的充分驗證。
    嵌入式操作系統(tǒng)作為嵌入式系統(tǒng)的靈魂，對整個系統(tǒng)進行硬件資源管理、多任務(wù)協(xié)調(diào)調(diào)度、任務(wù)間同步和通信、存儲管理、設(shè)備管理等。在SoC驗證中，通過運行嵌入式操作系統(tǒng)及基于操作系統(tǒng)的應(yīng)用程序，模擬真實的軟件應(yīng)用環(huán)境；通過驗證平臺的搭建，能夠移植操作系統(tǒng)和各種實際應(yīng)用軟件，更加真實地模擬應(yīng)用環(huán)境，操作系統(tǒng)的移植和運行能夠更高效地覆蓋硬件設(shè)計IP及互聯(lián)的驗證項，實現(xiàn)較高的驗證覆蓋率。可以在芯片的設(shè)計階段發(fā)現(xiàn)操作系統(tǒng)是否能夠?qū)τ布Y源進行管理、能否有效地進行任務(wù)管理等問題，能否對設(shè)計中各模塊功能以及系統(tǒng)功能進行更為有效的驗證，盡早地發(fā)現(xiàn)SoC硬件設(shè)計中的缺陷，確保設(shè)計的正確性和可靠性，為芯片的充分驗證提供了有效手段。同時，為流片后的芯片測試及應(yīng)用工作提供了一個良好的測試平臺和應(yīng)用軟件的開發(fā)平臺，加速SoC應(yīng)用開發(fā)的進度，加速芯片推廣和盡快上市。
    日益復雜的應(yīng)用需求，加快了嵌入式操作系統(tǒng)的發(fā)展。目前國內(nèi)外已有幾十種商業(yè)化操作系統(tǒng)可供選擇，如VxWorks、WinCE等。在同一硬件平臺上可以運行不同的嵌入式操作系統(tǒng)，但必須根據(jù)自己的硬件平臺和應(yīng)用場合將某種操作系統(tǒng)進行定制和代碼修改，使其能夠運行在該硬件平臺上，這個過程就是操作系統(tǒng)的移植。在明確驗證了芯片的基本硬件資源以后，移植盡可能多的嵌入式操作系統(tǒng)至SoC上，確保驗證的充分性。在AFDX-ES設(shè)計中，在FPGA原型驗證環(huán)境下移植了VxWorks嵌入式操作系統(tǒng)，并編寫大量上層應(yīng)用程序來對SoC硬件設(shè)計進行了詳盡的驗證[8，9]。
    VxWorks是美國風河公司設(shè)計開發(fā)的一套具有微內(nèi)核(最小為8 KB)、可裁剪的高性能實時操作系統(tǒng)(RTOS)，支持廣泛的網(wǎng)絡(luò)協(xié)議。其在軍事、航天、通信、工業(yè)控制等諸多方面應(yīng)用廣泛，并已成為嵌入式領(lǐng)域使用最多的操作系統(tǒng)之一。基于FPGA平臺的VxWorks系統(tǒng)移植驗證，需要建立開發(fā)環(huán)境，在PC機上安裝VxWorks集成開發(fā)環(huán)境Tornado2.2 for ARM，采用宿主機目標機交叉開發(fā)，以網(wǎng)口作為內(nèi)核下載通道。編寫一個可靠的BSP軟件包，是進行VxWorks操作系統(tǒng)移植工作的重要部分，直接決定了操作系統(tǒng)移植能否成功。設(shè)計中根據(jù)具體的硬件點，首先配置一個能生成最小內(nèi)核的BSP包，包括中斷處理程序、定時器驅(qū)動，同時為了方便調(diào)試，還加入網(wǎng)口驅(qū)動，以便啟動WDB調(diào)試工具[10]。在成功運行最小內(nèi)核以后，以此BSP包為基礎(chǔ)添加基于AFDX-ES芯片上其他模塊的驅(qū)動程序，以達到對系統(tǒng)的充分驗證。
    通過運行VxWorks嵌入式操作系統(tǒng)，對片上資源進行管理以及各功能模塊進行功能調(diào)用，驗證了AFDX-ES芯片各IP模塊的工作情況及各IP模塊在系統(tǒng)中相互配合工作的情況，盡早地發(fā)現(xiàn)了SoC硬件設(shè)計中的缺陷，確保了設(shè)計的正確性和可靠性。由此，在SoC上移植嵌入式操作系統(tǒng)可謂SoC的設(shè)計中一個優(yōu)秀的測試向量集。
3.6 基于芯片F(xiàn)PGA原型的典型應(yīng)用驗證
    為了進一步驗證設(shè)計的SoC是否滿足系統(tǒng)的應(yīng)用需求，利用搭建的芯片F(xiàn)PGA原型構(gòu)建了一個典型的系統(tǒng)應(yīng)用環(huán)境，對于AFDX-ES進行了典型系統(tǒng)應(yīng)用驗證。在此系統(tǒng)中使用了一臺AFDX交換機。此階段的驗證一方面通過驗證證明所設(shè)計的SoC可以與交換機進行通信；另一方面此階段所開發(fā)的驗證原型系統(tǒng)也是所設(shè)計SoC的一個系統(tǒng)解決方案。
    圖2所示的應(yīng)用驗證是一個典型的應(yīng)用驗證環(huán)境。在此基礎(chǔ)上，使用了一臺AFDX交換機、2塊AFDX-ES驗證板和1臺PC機。PC機與AFDX交換機連接，可作為服務(wù)器使用，2塊AFDX-ES驗證板都連接到交換機，驗證系統(tǒng)1可以通過交換機與系統(tǒng)2通信，同時，也可以通過駐留在PC機上的監(jiān)控軟件檢測數(shù)據(jù)交換狀態(tài)。通過上述驗證表明所設(shè)計的AFDX-ES可以與交換機互相通信，滿足系統(tǒng)應(yīng)用需求。

    為了適應(yīng)我國航電系統(tǒng)大規(guī)模芯片設(shè)計的快速發(fā)展，解決驗證規(guī)模的瓶頸限制，本文提出了以ARM9為核心的AFDX-ES SoC軟硬件協(xié)同驗證方法、流程和平臺。整個驗證過程基于FPGA原型，對設(shè)計的基本功能進行了充分驗證，完成了協(xié)議所要求的最基本的數(shù)據(jù)處理機制的驗證，驗證軟件可以很好地應(yīng)用在流片后的系統(tǒng)應(yīng)用中，同時利用原型平臺構(gòu)建了與交換機通信的典型應(yīng)用環(huán)境，并在此環(huán)境中開發(fā)了相應(yīng)的程序，實現(xiàn)了交換機的通信驗證。此階段開發(fā)的應(yīng)用程序和原型系統(tǒng)可以應(yīng)用在流片后的系統(tǒng)中。
    本文介紹的軟硬件協(xié)同設(shè)計驗證方法、流程、平臺能在流片之前對設(shè)計進行充分、有效的驗證，在項目的實踐中取得了良好的效果，對于類似的SoC協(xié)同驗證有很好的參考價值。
參考文獻
[1] ARINC.Arinc project paper 664：Aircraft data network，part  7-avionics full duplex switched ethernet(afdx) network，2005.
[2] CHANG C，KUUSILINNA K，RICHARDS B，et al.Implementationof BEE：a real-time large-scale hardware emulation engine[C]//ACM/SIGDA International Symposium on FPGA.2003(2)，Monterey，California，USA：91-99.
[3] KUUSILINNA K，CHANG C，RICHARDS B，et al.Designing BEE：a hardware emulation engine for signal processing in  low-powerwireless applications[J].EURASIP Journal on Applied Signal Processing(S1110-8657)，2003(6)：502-513.
[4] HAPS-20 Motherboard[EB/OL].(2004.12)[2005.7].http：//www.hardi.com/haps/haps.htm.
[5] 蔡長安，楊智喬，吳建明，等.SoC設(shè)計與快速雛形驗證[J].國研科技，2005(7)：11-17.
[6] 馬鳳翔，孫義和.SoC原型驗證技術(shù)的研究[J].電子技術(shù)應(yīng)用，2005(3)：70-73.
[7] 李濟世，王鵬，金德鵬，等.MSTP芯片的軟硬件協(xié)同驗證平臺設(shè)計[J].光通信技術(shù)，2005(11)：4-6.