LED全彩同步控制系統(tǒng)具有高性能實時顯示、節(jié)能、環(huán)保等優(yōu)點，成為現(xiàn)代信息發(fā)布的重要媒體。本設(shè)計改變傳統(tǒng)設(shè)計中采集顯卡VESA信號接口、使用并行多根總線傳送數(shù)據(jù)的方式，改用采集DVI接口、通過網(wǎng)口傳輸數(shù)據(jù)，既節(jié)省成本也提高了傳輸效率和傳輸質(zhì)量。另外，該設(shè)計還采用一系列新技術(shù)，例如使用高集成度FPGA作為主控制模塊、使用大容量SDRAM代替高成本的等容量SRAM、采用信號包復(fù)用技術(shù)同步傳送顯示數(shù)據(jù)和控制數(shù)據(jù)、采用高效率的灰度切片算法等等。LED同步屏控制系統(tǒng)具有成本低、顯示面積大、顯示穩(wěn)定、刷新率高等特點，是目前市面上非常具有競爭力的顯示控制方案。

1 系統(tǒng)原理和結(jié)構(gòu)

系統(tǒng)整體架構(gòu)如圖1所示，主要由兩部分組成：采樣發(fā)送板(STR)和現(xiàn)場控制板(FRC)。通過大規(guī)模邏輯及其他組件，實時同步采集計算機(jī)輸出的顯示數(shù)據(jù)，通過高速緩存、格式轉(zhuǎn)換后，由大容量傳輸通道傳送到LED顯示屏現(xiàn)場，最終轉(zhuǎn)換成LED掃描控制信號，在LED顯示屏上實現(xiàn)高清晰的視頻、圖片、文本等節(jié)目內(nèi)容的顯示。





1．1 顯示信號采集

本設(shè)計從電腦的DVI接口采集高清晰顯示數(shù)據(jù)信號。DVI主要基于轉(zhuǎn)換最小差分信號TMDS(Transition Minimizerl Differential signa-ling)技術(shù)來傳輸數(shù)字信號。TMDS運用編碼算法把8 tit(24位色RGB數(shù)據(jù)，每色各8 bit)通過最小轉(zhuǎn)換編碼轉(zhuǎn)換為10 bit數(shù)據(jù)(包含行場同步信息、時鐘信息、數(shù)據(jù)DE、糾錯等)，并在DC平衡后，采用差分信號傳輸數(shù)據(jù)。它比LVDS、TTL具有更好的電磁兼容性能，可用低成本專用電纜實現(xiàn)長距離、高質(zhì)量數(shù)字信號傳輸。本系統(tǒng)采用專用TFP401A芯片。將計算機(jī)顯示卡DVI接口輸出的TMDS信號轉(zhuǎn)換成TTL電平的RGB三色分離的數(shù)據(jù)信號。

1．2 顯示數(shù)據(jù)格式轉(zhuǎn)換

DVI接口高速輸入的顯示信號是串行含灰度的數(shù)據(jù)，以24位色數(shù)據(jù)為例，每個顏色的權(quán)值數(shù)據(jù)為8位，即灰度等級為256級(28)。LED顯示屏上的灰度實現(xiàn)，是通過控制每一個LED的點亮?xí)r間即占空比來實現(xiàn)的，為了更高效的實現(xiàn)不同的灰度，該設(shè)計采用全屏幕每個權(quán)值獨立顯示的方式，即控制整個屏幕分別顯示1～8個權(quán)值的亮度。

整個數(shù)據(jù)格式轉(zhuǎn)換過程由采集發(fā)送板和現(xiàn)場控制板上的2片F(xiàn)PGA以及數(shù)據(jù)緩存的SDRAM來實現(xiàn)。通過權(quán)值分離-緩存-分區(qū)提取-數(shù)據(jù)重整等一系列過程，最終得到LED顯示屏的掃描數(shù)據(jù)。

1．3 顯示數(shù)據(jù)傳送

DVI接口送過來的同步視頻信號數(shù)據(jù)量巨大。為了將大面積、高分辨率、高灰度的視頻顯示數(shù)據(jù)可靠的從電腦輸出到顯示屏體，需要采用可靠的傳輸媒介。另一方面，從計算機(jī)到LED顯示屏距離一般為幾十米到上百米。能傳輸?shù)木嚯x越長，從控制機(jī)房到顯示屏的距離限制越小，工程施工越靈活。

設(shè)計中的接口芯片采用RTL8208B實現(xiàn)。RTL8208B是Realtek公司生產(chǎn)的一款8口10 M／100 M以太網(wǎng)收發(fā)芯片。本設(shè)計中，采集發(fā)送板STR只需使用發(fā)送通道。現(xiàn)場控制板FRC同樣只需要接收通道。每根以太網(wǎng)網(wǎng)線含4對雙絞線，在百兆以太網(wǎng)中只使用到其中的2對，本設(shè)計中利用千兆以太網(wǎng)技術(shù)，使用全部4對雙絞線來作為傳送通道，這樣每根網(wǎng)線可傳輸400 Mb／s的數(shù)據(jù)量，2根網(wǎng)線(8路通道)可傳輸800 Mb／s的數(shù)據(jù)量。表l為網(wǎng)口傳輸數(shù)據(jù)量分析情況。其中，數(shù)據(jù)量=分辨率×場頻x256級灰度數(shù)據(jù)寬度。

從表l可以得到，單根網(wǎng)線可傳輸l 024x512全彩或者1 024x768雙色場頻30 Hz的數(shù)據(jù)；兩根網(wǎng)線傳輸l 024x512全彩或l 024x768雙色場頻60 Hz的數(shù)據(jù)。





1．4 LED顯示屏灰度掃描實現(xiàn)

LED顯示屏由多個顯示模組組合而成，顯示接口一般由以下幾個信號組成：串行數(shù)據(jù)信號：多組紅、綠、藍(lán)信號；串行時鐘信號；CLK；串行鎖存信號：LATCH；輸出使能信號：OE；行編碼信號(靜態(tài)模組時無行信號)：一般最多16行掃描，行掃描信號在顯示屏模組上由譯碼器(74HCl38等)譯碼得到。

LED顯示屏為實現(xiàn)大面積顯示，屏幕面積一般非常巨大，而顯示屏的控制數(shù)據(jù)一般都是串行傳送，控制線都非常長且容易收到干擾，在大面積情況下可以保證穩(wěn)定傳輸?shù)男盘栴l率有限。如果增加系統(tǒng)的控制面積，一般方法有：1)提高顯示屏控制信號的時鐘頻率。但這種提高是有限的；2)降低刷新頻率。刷新頻率降低必將影響顯示穩(wěn)定度，效果很差；3)多個控制器同時處理。增加掃描控制器必然增加成本。

本設(shè)計采用灰度切片的方式來實現(xiàn)高灰度、大面積、高刷新頻率顯示：按256級灰度(8位)計算，8位權(quán)值數(shù)據(jù)由高到低依次為D7(128權(quán)值)，D6(64權(quán)值)……DO(1權(quán)值)。設(shè)置合適的輸出顯示屏的串行時鐘。提高并行輸出的RGB數(shù)據(jù)信號組，即可提高顯示屏面積并滿足實際高清顯示效果。本設(shè)計中，實際控制面積為l 024x768像素點。實際測試可以發(fā)現(xiàn)，采用灰度切片方式后，顯示屏亮度損失極小，可以實現(xiàn)非常穩(wěn)定的視頻顯示。

2 系統(tǒng)設(shè)計

2．1 采樣發(fā)送板功能分解

圖2為采樣發(fā)送板STR總體架構(gòu)圖和FPGA功能模塊圖。





2．1．1 DVI接口

TFP40lA轉(zhuǎn)換后向FPGA輸入以下信號為QE／QO為每組信號送出紅綠藍(lán)各8 bit數(shù)據(jù)。本設(shè)計使用TFP40lA單鏈路TMDS方式；ODCK為數(shù)據(jù)時鐘；DE為數(shù)據(jù)使能；VSYNC／HSYNC為場同步信號，行同步信號。

2．1．2 STR核心控制FPGA設(shè)計

采集發(fā)送板的核心為高速邏輯器件FPGA，F(xiàn)PGA各功能框圖如圖2所示。FPGA通過實時采集數(shù)據(jù)并利用SDRAM緩存實現(xiàn)采樣、緩存、格式轉(zhuǎn)換等一系列高速同步數(shù)據(jù)處理。同時，F(xiàn)PGA通過采樣發(fā)送板上的CPU接收計算機(jī)的控制指令來適應(yīng)不同的顯示屏和不同的應(yīng)用環(huán)境。

FPGA各功能模塊說明如下：

1)采集模塊 ①伽馬校正：對于不同的節(jié)目源、不同的顯示屏體，需要經(jīng)過不同數(shù)值的伽馬校正來獲得更符合人眼視覺的顯示效果，得到更清晰的圖像。本設(shè)計提供伽馬校正接口，通過采樣發(fā)送板上的MCU，可根據(jù)最終顯示效果設(shè)置不同的伽馬校正值。在采集數(shù)據(jù)輸入后，即轉(zhuǎn)換成經(jīng)過校正的顯示數(shù)據(jù)。②權(quán)值分離和數(shù)據(jù)重組：對輸入串行數(shù)據(jù)進(jìn)行權(quán)值分離處理，并根據(jù)CPU設(shè)置的顯示屏掃描模式進(jìn)行初步數(shù)據(jù)重組。

2)SDRAM控制和仲裁器 系統(tǒng)需要實時處理每一幀顯示數(shù)據(jù)，通過大容量的外部存儲器作為緩存器。同步處理輸人幀接收和輸出幀提取。

在以往的設(shè)計中，一般采用2片SRAM(靜態(tài)存儲器)將2幀信號獨立存儲，大容量的SRAM成本高昂。本設(shè)計中。采用單片SDRAM設(shè)計。相同容量的SDRAM比SRAM價格低得多，而采用單片SDRAM，整個系統(tǒng)的成本將進(jìn)一步下降；同時與FPGA接口減少，對FPGA的I／O口需求減少，優(yōu)化器件選擇。

兩幀顯示信號分時讀寫，當(dāng)前正在緩存的幀數(shù)據(jù)和當(dāng)前正在讀取的上一幀數(shù)據(jù)在SDRAM里用不同的頁面來分別進(jìn)行存儲。由于單片SDRAM控制和數(shù)據(jù)總線只有一組。所以需要SDRAM控制仲裁器模塊來實現(xiàn)無縫分時總線切換控制。

采集模塊和輸出模塊分別將數(shù)據(jù)流切片，轉(zhuǎn)成小數(shù)據(jù)塊，數(shù)據(jù)流切片后，各模塊每次占用總線的時間減短。經(jīng)過精確計算每個模塊占用總線的時間、2次占用總線要求的最長間隔，設(shè)計合適大小的數(shù)據(jù)流切片大小：2個模塊即可實現(xiàn)無縫分時占用SDRAM總線。

3)網(wǎng)口編碼輸出 輸出控制模塊按照顯示屏的掃描模式分區(qū)采集緩沖SDRAM中的數(shù)據(jù)，并轉(zhuǎn)換重整成新的網(wǎng)口串行傳輸格式。除了顯示數(shù)據(jù)需要通過網(wǎng)口傳輸外，為實現(xiàn)遠(yuǎn)程設(shè)置現(xiàn)場控制板，還需要將控制參數(shù)通過網(wǎng)口傳輸。網(wǎng)口編碼前將顯示數(shù)據(jù)包和控制信號包，經(jīng)過分時復(fù)用，經(jīng)網(wǎng)口編碼器編碼后送至RTL8208B傳送。

4)幀同步控制 數(shù)據(jù)在采樣發(fā)送板需要同步處理兩幀信號，為了穩(wěn)定地將輸出網(wǎng)口的幀信號與輸入的DVI幀信號同步，幀同步模塊通過同步指令，將兩個時鐘域的幀信號鎖定在一起，以實現(xiàn)幀信號同步控制，避免出現(xiàn)顯示畫面斷裂的情況。

2．2 現(xiàn)場控制板功能分解

圖3為現(xiàn)場控制板FRC總體架構(gòu)圖和FPGA功能模塊框圖。





2．2．1 FRC核心控制FPGA設(shè)計

現(xiàn)場掃描板的核心控制部分也為l片F(xiàn)PGA，F(xiàn)PGA通過實時接收網(wǎng)口數(shù)據(jù)并利用SDRAM緩存后，經(jīng)過轉(zhuǎn)換，由輸出模塊實現(xiàn)灰度顯示，產(chǎn)生顯示屏的控制信號。各功能模塊說明如下：

1)網(wǎng)口解碼器和數(shù)據(jù)對齊、重整 現(xiàn)場掃描板的RTL8208B接收到網(wǎng)口送來的數(shù)據(jù)信號后送到FPGA的網(wǎng)口解碼器模塊。該模塊由狀態(tài)機(jī)實現(xiàn)：當(dāng)依次檢測到DV信號、H信號、SSD信號后，解碼器開始定位并提取幀頭信號，根據(jù)幀頭碼中的數(shù)據(jù)類型判斷是控制幀還是數(shù)據(jù)幀，并分別進(jìn)行提取。

2)SDRAM控制和仲裁器 同采集發(fā)送板類似，現(xiàn)場控制板的FPGA也需要需要實時處理每一幀顯示數(shù)據(jù)，通過大容量的外部存儲器SDRAM作為緩存器，同步處理輸入幀接收和輸出幀提取。SDRAM控制仲裁器模塊實現(xiàn)無縫分時控制。

3)灰度實現(xiàn)和掃描轉(zhuǎn)換 本模塊按照1．1節(jié)的描述，提取SDRAM中的各灰度數(shù)據(jù)，轉(zhuǎn)換成顯示屏的控制信號數(shù)據(jù)。根據(jù)采集發(fā)送板送來的控制幀中的掃描參數(shù)，調(diào)整掃描輸出的數(shù)據(jù)順序和控制信號格式，以方便實現(xiàn)對不同類型的LED顯示屏模塊組的靈活控制。LED灰度掃描輸出掃描仿真信號如圖4所示。

圖4為輸出原始信號圖，輸出信號再經(jīng)過增加消影(行切換前關(guān)斷屏體，防止出現(xiàn)串行的暗影信號叫消影)、行調(diào)整、多顯示區(qū)穿插(控制更大面積)等處理后，經(jīng)鎖存驅(qū)動后送到與顯示屏接口匹配的接口板，控制整個LED顯示屏屏體的顯示。

2．2．2 輸出驅(qū)動

輸出驅(qū)動將FPGA輸出的掃描信號鎖存驅(qū)動后送到輸出接口，外部再通過轉(zhuǎn)接板驅(qū)動后送至LED顯示屏。

3 結(jié)論

大規(guī)模邏輯具有處理速度快、容量大等特點，隨著技術(shù)的不斷更新，向著更高容量、更低單位成本的方向快速發(fā)展。在通信等實時系統(tǒng)等領(lǐng)域，系統(tǒng)設(shè)計中充分利用FPGA的特點，使用FPGA作為核心控制模塊，集成網(wǎng)絡(luò)控制、大容量存儲芯片控制、通信接口、外圍器件接口、信號采集接口等多個控制功能，能夠簡化系統(tǒng)架構(gòu)、降低整個控制系統(tǒng)以及外圍成本；而精簡的系統(tǒng)架構(gòu)，避免多個控制器件匹配而造成的系統(tǒng)失效率高、易相互干擾等缺陷。

系統(tǒng)設(shè)計中，充分考慮了技術(shù)的成熟性和整個系統(tǒng)工程的造價，本設(shè)計利用成熟的百兆網(wǎng)口芯片，靈活融入千兆網(wǎng)技術(shù)，令工程成本大為降低、而系統(tǒng)穩(wěn)定性大幅提高。本控制系統(tǒng)在實際測試和應(yīng)用中，無論是戶內(nèi)還是戶外顯示屏，顯示穩(wěn)定性和刷新頻率等參數(shù)均非常優(yōu)秀，而且通過技術(shù)手段，大大增加了單系統(tǒng)控制的面積，降低了成本。通過與之配套開發(fā)的軟件同時使用，具有非常強(qiáng)的市場競爭力。