摘? 要： 就閃存應用于星載大容量" title="大容量">大容量存儲器時的寫入速度慢、存在無效塊等關鍵問題探討了可行性解決方案,并在方案討論的基礎上論述了一個基于閃存的大容量存儲器的演示樣機的實現(xiàn)。

　　關鍵詞： 閃速存儲器? 固態(tài)記錄器? 并行? 流水線? 無效塊

?

　　空間飛行器的數(shù)據(jù)記錄設備是衛(wèi)星上的關鍵設備之一。自20世紀90年代初起,各航天大國開始研制固態(tài)記錄器(Solid State Recorder,簡稱SSR)。由于SSR使用半導體存儲芯片作為存儲介質,所以其存儲密度高、無轉動部件、可靠性高、體積小、重量輕,因而逐漸成為空間飛行器的數(shù)據(jù)記錄器的主流方案。閃速存儲器(簡稱閃存)作為一種新興的半導體存儲器件,以其獨有的特點得到了迅猛的發(fā)展,其主要特點有:(1)具有非易失性,掉電時數(shù)據(jù)不丟失,可靠性高;(2)功耗小,不加電的情況下可長期保持數(shù)據(jù)信息;(3)壽命長,可以在在線工作情況下進行寫入和擦除,標準擦寫次數(shù)可達十萬次;(4)密度大、成本低,存儲單元由一個晶體管構成,具有很高的容量密度,且價格也在不斷降低;(5)適應惡劣的空間環(huán)境,具有抗震動、抗沖擊、溫度適應范圍寬等特點。由于閃存的這些特點,使它受到了航天領域研究人員的關注。20世紀90年代中期,Firechild公司就曾為F-16偵察星成功設計了SSR^[2],使用的主要存儲芯片就是閃存;國內的FY-2衛(wèi)星也曾采用閃存作為該星的固態(tài)存儲器的存儲介質。雖然有這些成功的應用案例,但是閃存也存在一些明顯的缺點,如寫入速度較慢、使用過程中會出現(xiàn)無效塊等。本文將探討如何解決和突破這些缺點,并依此給出一個具體的系統(tǒng)實現(xiàn)方案" title="實現(xiàn)方案">實現(xiàn)方案。

1 閃存構成星載大容量存儲器的關鍵問題

1.1 寫入速度問題

　　目前閃存有多種技術架構,其中以NOR技術和NAND技術為主流技術[3]。NOR型閃存是隨機存取的設備,適用于代碼存儲;NAND型閃存是線性存取的設備,適用于大容量數(shù)據(jù)存儲^[4]。NAND型閃存有一定的工業(yè)標準,具有一些統(tǒng)一的特點,現(xiàn)以三星公司的K9K1G08U0M型芯片為例進行介紹。該芯片容量為1Gbit,由8192個塊組成,每塊又由32個頁組成,一頁有(512+16)×8bit,該片的8位I/O總線是命令、地址、數(shù)據(jù)復用的。讀寫操作均以頁為單位,擦除操作則以塊為單位,寫入每頁的典型時間為200μs^[4],平均每寫一個字節(jié)約需400ns,即約20Mb/s。這樣的寫入(編程)速度對于要求高速的應用場合來講是難以滿足的,因此必須采取一定的技術措施。

1.1.1 并行總線技術

　　并行總線技術亦稱寬帶總線技術,即通過拓寬數(shù)據(jù)總線的帶寬實現(xiàn)數(shù)據(jù)宏觀上的并行操作。比如,由四片K9K1G08U0M型閃存芯片" title="閃存芯片">閃存芯片組成一個32位寬的閃存子模塊,它們共用相同的控制信號" title="控制信號">控制信號,包括片選信號、讀寫信號、芯片內部地址等。子模塊總是被看做一個整體而進行相同的操作,只是數(shù)據(jù)加載" title="加載">加載的時候是不同的數(shù)據(jù)。這樣,數(shù)據(jù)量將是使用單獨一塊芯片時的4倍,所以理論上速度也將是非并行時的4倍。

1.1.2 流水線技術

　　借鑒現(xiàn)今高性能計算機中的流水線操作原理,可在時間片上實現(xiàn)微觀并行。針對閃存的寫入速度慢的問題,可以對其進行流水處理。K9K1G08U0M型閃存的寫入操作可分為三個步驟:(1)加載操作,即完成命令、地址和數(shù)據(jù)的載入工作;(2)自動編程操作,即由閃存芯片自動完成編程操作,將載入到頁寄存器的數(shù)據(jù)寫到內部存儲單元的;(3)檢測操作,即在自動編程結束后檢測寫入的數(shù)據(jù)是否正確。如果不正確,需要重新編程;如果正確,繼續(xù)下一步的操作。寫流水原理圖如圖1所示。由圖1可以看到,流水線運行起來后,在任一時間片上總有若干小操作在同時進行,即在時間片上實現(xiàn)了復用,因此從整體上看速度將會提高。

?

1.2 無效塊的管理

　　三星閃存芯片在使用過程中會出現(xiàn)無效塊。無效塊是指一個塊中存在一個或多個無效位,其可靠性不能得到保證,必須加以標識和旁路(當然無效塊不會影響到其它塊的有效性)^[4]并進行數(shù)據(jù)備份。為了對無效塊實現(xiàn)管理,可以建立一張無效塊到冗余區(qū)有效塊的映射表。映射表結構如圖2所示。映射原理如下: 開始是一張初始無效塊映射表,這張表可以根據(jù)三星公司技術手冊給出的算法建立起來。按照圖示的映射數(shù)據(jù)結構對整個存儲區(qū)進行編號,并根據(jù)這個編號對映射表進行排序。進行寫操作時,按照上述的映射結構將寫地址與映射表進行比較,比較到塊級即可。如果是無效塊,將待寫入的數(shù)據(jù)寫到被映射到的塊;如果不是,則直接寫入該塊。如果在寫某塊的某頁時出現(xiàn)編程錯誤,則將該塊添加進無效塊映射表(當編程出錯時就表明出錯頁對應的塊無效),同時從該出錯頁開始,將該塊后面的頁數(shù)據(jù)都寫入到對應的映射塊。這樣,在數(shù)據(jù)讀出時,可將讀地址與映射表比較,并且需要比較到頁級以確定每一頁的確切存放位置。如果該頁編程正確,則直接讀出;如果錯誤,則到被映射的塊的對應頁讀數(shù)據(jù),并且該頁之后的頁也從被映射塊中讀數(shù)據(jù)。根據(jù)三星的技術資料,對無效塊進行讀操作是允許的,即對于編程出錯頁前面的那些編程正確的頁是可以正確讀出的,而對無效塊進行編程和擦除的操作是不推薦的,因為有時這些操作會使鄰近的塊也失效^[4]。所以讀操作要查找到每一頁的對應存放位置,而寫操作只要查找到塊就行。查找時采用二分查找算法。擦除完后,將擦除出錯的塊也添加進無效塊映射表。無效塊映射表需要不斷維護和更新。

?

2 閃存構成星載大容量存儲器的系統(tǒng)實現(xiàn)方案

2.1 系統(tǒng)的組成

??? 該實現(xiàn)方案將上述關鍵問題的解決方法融合進來,系統(tǒng)由存儲區(qū)模塊、接口模塊、數(shù)據(jù)緩沖模塊及主控模塊四部分組成,系統(tǒng)原理圖如圖3所示。

?

2.1.1 存儲區(qū)模塊

??? 為了實現(xiàn)并行和流水技術,整個存儲區(qū)模塊按如下方式構成:由4片K9K1G08U0M型三星閃存芯片組成一個子模塊,8個子模塊組成8級流水的大模塊,而這個大模塊即是整個存儲區(qū),其總容量為32Gbit。無效塊備份的冗余區(qū)可以設在每個子模塊內部,即從子模塊的每塊芯片中預留出一部分空間。這種模塊化管理的方式既便于系統(tǒng)擴展,又可以在不影響系統(tǒng)正常工作的情況下旁路已損壞的存儲塊。

2.1.2 接口模塊

??? 系統(tǒng)與外部的接口有兩個。一是與CPU的接口,主要完成系統(tǒng)的初始化、外部命令和地址的輸入以及內部狀態(tài)參數(shù)的輸出,同時CPU 還要對存儲區(qū)完成管理:無效塊的管理、地址的譯碼和映射等;二是與外部高速數(shù)據(jù)源的接口,主要完成外部高速數(shù)據(jù)的接收和發(fā)送。這里選用了1394高速總線作為數(shù)據(jù)源總線。

2.1.3 數(shù)據(jù)緩沖模塊

??? 這一模塊包括數(shù)據(jù)輸入FIFO、數(shù)據(jù)輸出FIFO和一個作為數(shù)據(jù)備份的SRAM。由于閃存的寫入速度比較慢,如果沒有數(shù)據(jù)緩沖區(qū),外部的高速數(shù)據(jù)很有可能會丟失,而且數(shù)據(jù)回放時也需要一個緩沖區(qū)使內外的數(shù)據(jù)率匹配。考慮到編程出錯時需要重新加載數(shù)據(jù),按照流水線的工作方式,如果不進行數(shù)據(jù)備份,可能會出現(xiàn)出錯時的數(shù)據(jù)丟失,因此選用了一個SRAM進行數(shù)據(jù)備份。當將輸入FIFO的數(shù)據(jù)寫入FLASH時,同時也將數(shù)據(jù)寫入到SRAM進行備份;當需要重新編程時,再從SRAM中將相應的備份數(shù)據(jù)重新寫入FLASH。

2.1.4 主控模塊

??? 這一模塊完成整個存儲器系統(tǒng)的內部控制,是核心控制機構,連接著存儲區(qū)、數(shù)據(jù)緩沖以及外部接口三個模塊,完成它們之間的數(shù)據(jù)、命令、地址、狀態(tài)的相互傳遞、轉換和處理。主控模塊又分為三個子模塊,即存儲區(qū)控制子模塊、存儲區(qū)數(shù)據(jù)子模塊和1394接口控制子模塊,分別由三片F(xiàn)PGA(現(xiàn)場可編程邏輯陣列)完成。

3 系統(tǒng)的基本工作原理

　　下面以閃存的寫(編程)操作為線索,闡述系統(tǒng)的基本工作原理。

3.1 寫操作的準備和啟動

　　1394高速總線上的串行數(shù)據(jù)通過一定的接口芯片變換成并行數(shù)據(jù)。當大容量存儲器接收到外部1394高速總線上的數(shù)據(jù)存儲握手信號時,1394接口控制子模塊利用握手信號產(chǎn)生一定的時鐘和控制信號,控制高速數(shù)據(jù)緩存入32位的輸入FIFO。當輸入FIFO的存儲量達到一次8級流水運行的數(shù)據(jù)量時,就向CPU發(fā)出中斷,申請寫操作啟動。

3.2 寫流水操作的加載和自動編程

　　存儲區(qū)的尋址采用內存尋址方式,即為FLASH存儲區(qū)分配一段內存空間,CPU象訪問內存一樣對其進行尋址,大小為2M,共21根地址線,其中高3位是子模塊選擇,選擇8級流水中的某一級;低18位是子模塊的每塊芯片的頁(行)地址。對于芯片內的列地址,由于向每一頁寫入數(shù)據(jù)時,總是從頁的起始處開始寫,即列地址(頁內編程起始地址)是固定的,因此可以直接由FPGA給出。當CPU接收到寫操作啟動的中斷申請時,給出寫操作命令,并進行地址譯碼。存儲區(qū)控制子模塊將CPU給出的命令和地址經(jīng)過一定的邏輯轉換成片選、命令、地址及控制信號,依次對8級存儲子模塊進行片選并完成各級命令和內部地址的加載工作。然后再由存儲區(qū)控制子模塊產(chǎn)生一定的控制信號,控制輸入FIFO啟動對8級存儲子模塊的數(shù)據(jù)加載工作:首先對第一級進行片選,數(shù)據(jù)流由輸入FIFO經(jīng)存儲區(qū)數(shù)據(jù)子模塊驅動后輸入第一級存儲子模塊,經(jīng)過512個寫周期后(頁有效數(shù)據(jù)),完成對四片并行的FLASH芯片的頁加載,加載完成后由存儲區(qū)控制子模塊給出自動編程的起始指令10H,第一級子模塊的四片芯片就開始將加載到頁寄存器的數(shù)據(jù)寫入到芯片內部,進行自動編程工作。頁編程操作時序圖如圖4所示,這時它們的片選可以無效。然后使第二級片選信號有效,開始對第二級進行數(shù)據(jù)加載。依次下去,完成8級存儲子模塊的數(shù)據(jù)加載。

?

3.3 檢驗寫流水操作是否成功

　　第一級存儲子模塊在完成了數(shù)據(jù)加載后開始自動編程,待到8級的數(shù)據(jù)加載都完成后,其自動編程已接近尾聲。此時不斷檢測該級四片芯片的忙/閑端口,一旦它們都處于“閑”狀態(tài)時,說明自動編程都已經(jīng)結束。這時由存儲區(qū)控制子模塊的控制邏輯產(chǎn)生片選信號,選通第一級存儲子模塊并發(fā)讀狀態(tài)命令70H,通過采樣四片芯片的I/O端口的“0”狀態(tài)來檢測編程是否成功,并將檢測結果鎖存進FPGA內部的寄存器;然后按同樣的方式對第二級存儲子模塊進行檢測,依次下去,直到“記錄”下8級存儲子模塊的編程成功與否的狀態(tài)信息后,向CPU申請中斷并將這些狀態(tài)值返回給CPU。CPU則根據(jù)這些狀態(tài)值更新無效塊映射表,并將無效塊映射到冗余區(qū),對編程出錯的存儲子模塊重新編程。重新編程與正常編程的工作原理是一致的， 只不過數(shù)據(jù)是由SRAM輸出給FLASH,且不能進行流水操作。

4 采用并行及流水技術后速率的估算

　　根據(jù)上述實現(xiàn)方案以及三星閃存芯片的時序和各項性能指標參數(shù),可以對采用四片并行和8級流水技術后的寫速率做一個理論上的大致估算,整個流水操作完成所需的時間應以最后一級流水完成的時間為準。估算方法如下:令FLASH芯片中一頁的數(shù)據(jù)量為a， 并行操作的芯片數(shù)為b， 流水的總級數(shù)為c,命令、地址和數(shù)據(jù)的加載時間為d， 芯片自動編程時間為e,檢測時間為f,需重新編程的級數(shù)為g,正常寫速率為S1,重新寫入時的寫速率為S2,則:

　　采用并行和流水技術前后的寫速率比較如表1所示。可以看出,采用該方案后的速率較采用前有了大幅度的提高。即使考慮到硬軟件的延遲及其它一些因素,這個速率的提升仍然是可觀的,說明這個設計方案是可行的。

?

?

　　隨著空間技術的不斷進步,要求空間飛行器上的大容量存儲器件朝著更大容量、更高速度、更低功耗、更小的重量和體積、更合理有效的存儲區(qū)管理以及更高可靠性的方向發(fā)展。從商業(yè)領域發(fā)展而來的閃存,存儲密度大、功耗小、可靠性高、體積小、重量輕且成本也在不斷降低。對于其寫入速度慢及存在無效塊等主要缺點,可以通過其自身工藝技術的不斷發(fā)展及融合其它領域的思想和技術,如本文所述的并行技術、流水線技術等得到解決,因而有著良好的應用前景。

?

參考文獻

1 崔 剛.FLASH MEMORY(快速擦寫存儲器)在航天計算機中的應用.電子計算機外部設備， 1995；19(3)

2 Fishell, Wallace G. High-speed Solid State Recorder for?Airborne Recce. SPIE; 2829,Airborne Reconnaissance,1996 3 李 力. 閃速存儲器技術現(xiàn)狀及發(fā)展趨勢.單片機與嵌入式系統(tǒng)應用， 2001(8)

4 三星閃存數(shù)據(jù)手冊和常見問題解答.http：//www.samsungelectronics.com/semiconductors/flash