引 言
嵌入式系統(tǒng)硬件的核心是各種類型的嵌入式處理器，目前全世界嵌入式處理器的品種已經(jīng)超過1000多種，流行體系結(jié)構(gòu)有30多個(gè)系列。嵌入式處理器一般可以分為嵌入式微處理器、嵌入式微控制器、嵌入式DSP處理器和嵌入式片上系統(tǒng)。
與標(biāo)準(zhǔn)微處理器相比，嵌入式微處理器只保留了和嵌入式應(yīng)用有關(guān)的功能，并且為了滿足嵌人式應(yīng)用的特殊要求，在工作溫度、抗電磁干擾、可靠性等方面都做了各種增強(qiáng)。
DSP嵌入式系統(tǒng)是DSP系統(tǒng)嵌人到應(yīng)用電子系統(tǒng)中的一種通用系統(tǒng)。這種系統(tǒng)既具有DSP器件在數(shù)據(jù)處理方面的優(yōu)勢(shì)，又具有應(yīng)用目標(biāo)所需要的技術(shù)特征。在許多嵌人式應(yīng)用領(lǐng)域，既需要在數(shù)據(jù)處理方面具有獨(dú)特優(yōu)勢(shì)的DSP，也需要在智能控制方面技高一籌的微處理器(MCU)；因此，將DSP與MCU融合在一起的雙核平臺(tái)，將成為DsP技術(shù)發(fā)展的一種新潮流。德國(guó)Hyperstone公司是真正把DSP成功嵌入32位微處理器的廠商之一，尤其是它的E1一XS系列更是這方面的佼佼者。
1 E1-16XS微處理器結(jié)構(gòu)概述
Hyperstone RISC／DSP架構(gòu)框圖如圖1所示。
Hy—perstone內(nèi)核是專為RISC和DSP功能的集成而設(shè)計(jì)的，但它不是兩個(gè)不同內(nèi)核在單個(gè)芯片上的簡(jiǎn)單組合，而是一個(gè)集成的內(nèi)核和指令集。這一全集成的內(nèi)核基于單處理器模式，帶有單指令流。RISC和DSP單元間簡(jiǎn)單且高效的通信由1個(gè)96路的32位內(nèi)部寄存器實(shí)現(xiàn)，在每個(gè)時(shí)鐘周期內(nèi)可以執(zhí)行3條指令的操作。所以在100 MHz的頻率下可以達(dá)到3。O MOPS這樣優(yōu)秀的性能。
Hyperstone E1-16xS是一款O．25μm CMOS工藝的微處理器。它結(jié)合了高性能的RISC微處理器和DSP處理器，利用簡(jiǎn)潔高效的指令，使嵌入式DSP處理器的實(shí)時(shí)性得以充分的發(fā)揮。
該處理器主要具有如下的特點(diǎn)：
①32位RISC／DSP處理器，ALU、DSP單元和LoaoI／Store單元并行處理，內(nèi)部集成硬件乘法器。
②16根數(shù)據(jù)線，22根地址線，4個(gè)外部存儲(chǔ)體(Mem—oryr Bank)選擇信號(hào)。
③4 GB內(nèi)存地址空間，I／O空間和存儲(chǔ)空間分開尋址，存儲(chǔ)器和DSP連接無(wú)需附加邏輯電路。
④片內(nèi)集成16 KB RAM和片上指令高速緩存。⑤具有全面的DRAM和DMA控制器，所有的總線時(shí)序可編程。
⑥片上PLL、CPU最高頻率可達(dá)180 MHz。
⑦中斷服務(wù)程序可在7個(gè)時(shí)鐘周期內(nèi)啟動(dòng)。除內(nèi)部中斷外，還有7個(gè)外部中斷可用。
⑧3個(gè)可編程I／O引腳除了可配置成輸入輸出外，還可以配置成外部中斷輸入使用。
⑨32位定時(shí)器和看門狗定時(shí)器；用戶可利用hyRTK內(nèi)核訪問154個(gè)獨(dú)立的“虛擬”定時(shí)器，僅需很少的處理開銷。
2 嵌入式系統(tǒng)硬件設(shè)計(jì)
2.1 系統(tǒng)硬件結(jié)構(gòu)
系統(tǒng)硬件結(jié)構(gòu)如圖2所示
電源電路：輸入5 V，經(jīng)過DC-DC變換，分別給微處理器提供2．5 V和3．3 V的電壓。
晶振電路：16 MHz有源晶體振蕩器經(jīng)過倍頻，分別為Hyperstone內(nèi)核／系統(tǒng)提供128／64 MHz的時(shí)鐘頻率。
復(fù)位電路：可選用簡(jiǎn)單的RC復(fù)位電路，考慮到系統(tǒng)復(fù)位的可靠性和掉電監(jiān)控，建議使用專門的復(fù)位IC，例如MAX706。
微處理器：即E1-16XS，是系統(tǒng)的工作和控制中心。
Flash：可存放Boot監(jiān)控程序、嵌入式操作系統(tǒng)、用戶應(yīng)用程序或其他在系統(tǒng)掉電后需要保存的數(shù)據(jù)。
SDRAM：系統(tǒng)代碼運(yùn)行和數(shù)據(jù)變量存儲(chǔ)的空間。
JTAG接口：通過該接口可對(duì)系統(tǒng)進(jìn)行在線調(diào)試和程序下載。
I／O擴(kuò)展接口；引出數(shù)據(jù)總線、地址總線和必需的I／0控制總線，便于用戶根據(jù)自身的特定需求，擴(kuò)展外圍電路；DSP可以通過該擴(kuò)展總線對(duì)其他板卡進(jìn)行控制，或者其他板卡可以通過該接口對(duì)開發(fā)板進(jìn)行操作。
2．2 系統(tǒng)主要硬件單元電路設(shè)計(jì)
不同的DSP處理器在與DRAM、Flash連接時(shí)通常會(huì)有些差異，所以下面著重分析存儲(chǔ)器接口電路的工作原理和設(shè)計(jì)方法。
(1)Flash接口電路
由于Flash存儲(chǔ)器具有低功耗，大容量，可整片或分扇區(qū)快速燒寫、擦除，掉電后信息不丟失等特點(diǎn)，在各種嵌入式系統(tǒng)中得到廣泛應(yīng)用。
本系統(tǒng)中，F(xiàn)lash存儲(chǔ)器采用Hynix的HY29LV160。它是16位數(shù)據(jù)寬度，存儲(chǔ)容量為16 Mb(2 MB)，可以在2．7～3．6 V電壓范圍內(nèi)進(jìn)行讀、編程(燒寫)和擦除操作。
在大多數(shù)系統(tǒng)中，選用1片16位的Flash存儲(chǔ)器芯片(單片容量有1 MB、2 MB、4 MB、8 MB等)構(gòu)建16位的Flash存儲(chǔ)系統(tǒng)已經(jīng)足夠。在此采用1片HY29LV160構(gòu)建16位的Flash存儲(chǔ)器系統(tǒng)。圖3為16位模式Flash與處理器E1—16XS的基本接法。
Flash存儲(chǔ)器在系統(tǒng)中通常用于存放程序代碼、系統(tǒng)上電或復(fù)位后從此獲取指令并開始執(zhí)行。因此，應(yīng)將存有程序代碼的Flash存儲(chǔ)器配置到Bank3，即將E1—16XS的CS3接至HY29LV160的片選端CE。輸出使能端面OE接E1- 16XS的OE；寫使能端WE接E1—16XS的WEl模式選擇BYTE上拉，使HY29LV160工作在16位數(shù)據(jù)模式；RY／BY(就緒／忙)指示HY29LV160編程或擦除操作的工作狀態(tài)。
HY29LV160地址總線A[19～O]與E1-16XS的地址總線A[20～1]相連；16位數(shù)據(jù)總線D[15～0]與El一16XS的16位數(shù)據(jù)總線D[15～o]相連。此時(shí)應(yīng)將E1—16XS的B00TB置為O，即選擇外部F1ash為16位工作方式。
(2)DRAM接口電路
與Flash存儲(chǔ)器相比較，動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM雖然不具有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲(chǔ)器，在系統(tǒng)中主要用作程序的運(yùn)行空間。
E1-16XS內(nèi)部的DRAM控制器支持DRAM的各種形式，例如Fast—Page Mode，、EDO和SDRAM，都可以直接和處理器無(wú)縫連接。存儲(chǔ)器存取的總線時(shí)序刷新控制等可由總線控制寄存器(BCR)設(shè)定。這里以目前嵌入式系統(tǒng)設(shè)計(jì)中常用的SDRAM說(shuō)明電路的具體連接。
系統(tǒng)中SDRAM選用IS42S16100一7T。它的存儲(chǔ)容量為2 BatLks×512 K×16位(2 MB)，工作電壓為(3．3±0．3)V，16位數(shù)據(jù)寬度。如果用戶需要運(yùn)行嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能，可以考慮增加SDRAM的容量。E1—16XS最大支持128 MB。
0—7T SDRAM存儲(chǔ)器和El一。16XS的連接框圖。將該SDRAM配置到系統(tǒng)存儲(chǔ)器的Bank0，即將E1—16XS的DP0(SDRAM選擇信號(hào))接至IS42S16100的CS端。表l可以清晰地反映出El一16XS和IS42S16100的連接情況。
(3)I／O擴(kuò)展
由于DSP本身的I／O口相對(duì)比較少，在很多應(yīng)用場(chǎng)合下，需要進(jìn)行I／O擴(kuò)展。E1 16XS內(nèi)部I／O總線控制寄存器提供了6位作為芯片選擇用，也就是可以連接64個(gè)周邊器件；另外還有3位作為I／O器件內(nèi)部寄存器地址尋址用，9位用來(lái)設(shè)定讀寫訪問的總線時(shí)序設(shè)置，例如地址建立時(shí)間和保持時(shí)間等。這樣可以降低對(duì)外設(shè)的訪問速度，適應(yīng)低速外設(shè)的要求。一般對(duì)外設(shè)I／O的訪問連接如圖5所示。
圖5中，IORD和IOWR 為I／O訪問時(shí)的讀控制信號(hào)和寫控制信號(hào)，分別連接到I／O設(shè)備的讀和寫控制端；I／0設(shè)備的中斷輸出信號(hào)INT連接到DSP的中斷輸入信號(hào)INTn。E1—16XS提供了最多7個(gè)外部中斷輸入可供連接。
3 PCB板設(shè)計(jì)要點(diǎn)
設(shè)計(jì)好電路圖后，就可以設(shè)計(jì)PCB板了。在系統(tǒng)中，E1-16XS的片內(nèi)工作頻率可以達(dá)到150 MHz以上，系統(tǒng)總線頻率也接近1OOMHz，因此，在PCB設(shè)計(jì)過程中，應(yīng)該遵循高頻電路設(shè)計(jì)的基本原則。首先應(yīng)注意電源的質(zhì)量與分配，其次要注意信號(hào)線和時(shí)鐘線的分布。
(1)電源質(zhì)量與分配
在設(shè)計(jì)PCB板時(shí)，給各個(gè)單元電路提供高質(zhì)量的電源，會(huì)使系統(tǒng)的穩(wěn)定性大幅度提高。一般應(yīng)在電源進(jìn)入印刷電路板的位置和靠近各器件的電源引腳處加上幾十～幾百μF的電容，以濾除電源噪聲。還要注意在器件的電源和地之間加上0．0l μF～O．1μF左右的電容，用來(lái)濾除元器件工作時(shí)產(chǎn)生的高頻噪聲。由于雙面PCB板電源采用電源總線的方式，受到電路板面積的限制，一般存在較大的直流電阻，所以為了提高系統(tǒng)的穩(wěn)定性，通常采用多層板。一般專門拿出兩層 ，作為電源層和地層，而不在其上布信號(hào)線。低阻抗的電源層也可以像地層一樣作為高頻信號(hào)的返回通路，可以有效地降低噪聲。
(2)同類型信號(hào)線的分布
在設(shè)計(jì)PCB時(shí)，對(duì)于處理器的輸入輸出信號(hào)中的數(shù)據(jù)線、地址線等相同類型的線應(yīng)該成組、平行分布，并保持它們之間的長(zhǎng)短差異不要太大。采用這種方式布線，既可以減少干擾，增加系統(tǒng)的穩(wěn)定性，還可以簡(jiǎn)化布線，使PCB板的外觀美觀。
(3)時(shí)鐘信號(hào)線的分布
較高頻的時(shí)鐘信號(hào)是電路板的關(guān)鍵信號(hào)，頻率越高的時(shí)鐘其布線要求也越高。布線時(shí)應(yīng)使時(shí)鐘源到負(fù)載的連線盡量短，線應(yīng)盡量寬。不同時(shí)鐘之間、時(shí)鐘與其他信號(hào)之間避免平行走線。信號(hào)負(fù)載較多時(shí)，在一個(gè)驅(qū)動(dòng)器上不要驅(qū)動(dòng)其他時(shí)鐘信號(hào)，保證時(shí)鐘信號(hào)的質(zhì)量良好。
結(jié) 語(yǔ)
該精簡(jiǎn)開發(fā)板具有最小化的功能，用戶僅僅需要在Flash里預(yù)先燒寫B(tài)oot監(jiān)控程序，就可以進(jìn)行應(yīng)用程序的調(diào)試和下載。該開發(fā)板具有良好的擴(kuò)展性，通過I／O擴(kuò)展接口為用戶的硬件擴(kuò)展提供了很大的便利。用戶可以在不更改Boot監(jiān)控程序的前提下對(duì)該精簡(jiǎn)開發(fā)板進(jìn)行硬件功能(串口、USB、可編程器件等)的擴(kuò)充。