基于FPGA的E1/VC-4數字復接器的設計與實現
趙雷，李惠軍
摘要： 在分析同步數字體系中2.048Mbps支路信號E1異步映射復用進VC-4的過程的基礎上，對系統中各功能模塊的設計原理進行了詳細闡述，重點討論了時鐘/使能信號產生電路的功能及設計。最后，完成了E1/VC-4復接電路的設計與實現，并基于ALTERA/EP1C6T144C8環境完成了驗證。
Abstract：
Key words :
摘要：在分析同步數字體系" title="同步數字體系">同步數字體系中2.048Mbps支路信號E1異步映射" title="異步映射">異步映射復用進VC-4的過程的基礎上，對系統中各功能模塊的設計原理進行了詳細闡述，重點討論了時鐘/使能信號產生電路的功能及設計。最后，完成了E1/VC-4復接電路的設計與實現，并基于ALTERA/EP1C6T144C8" title="EP1C6T144C8">EP1C6T144C8環境完成了驗證。
關鍵詞：專用集成電路" title="專用集成電路">專用集成電路 同步數字體系 異步映射 數字復接器" title="數字復接器">數字復接器 時分復用
此內容為AET網站原創，未經授權禁止轉載。