0 引言

　　統一潮流控制器(Unified Power Flow Con-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經流動的設備，它可在保證輸電線輸送容量接近熱穩定極限的同時又不至于過負荷。控制系統是UPFC的核心部分，它的主要功能是監測交流電網的傳輸和控制輸出逆變波形，不但能使輸出波形的頻率跟定電網頻率，而且可對輸出波形的幅值和相位進行調節。

　　隨著微電子技術的不斷發展，各種新器件和新的設計方法不斷出現，使得UPFC的控制系統設計也在不斷發展。近年來，隨著IC集成度的不斷提高而出現的現場可編程邏輯陣列(FieldProgrammable Gate Array，簡稱FPGA)就是由可編程邏輯器件PLD(Programmable Logic Device)發展而來的新型器件，FPGA不但可以用于單個控制器件，而且可以用于整個系統。因而又誕生了一種新的系統設計方法——片上可編程系統SOPC(System on a Programmer ChIP)。這是一種基于IP核(Intellectual Property core)的新系統。它既具有軟件的靈

活性，又同時具有硬件的處理速度，更重要的是，它可以和微處理器軟核等IP核構成整個系統，還可以根據需要對該系統進行重新設計，從而提高系統的靈活性、可靠性，以及抗干擾能力。本文利用Altera公司的Quartus開發工具設計了一個基于Avalon總線接口的UPFC控制器IP核，以便于和NiosII組成一個完整的控制系統。

　　1 UPFC控制器IP的主要功能

　　UPFC控制器的IP主要用來輸出3路相位分別相差2π／3的正弦波形數據和3路相位分別相差2π／3的三角載波波形數據。由于UPFC控制系統采用SPWM調制技術，所以要求UPFC控制器IP輸出的正弦波頻率應跟電網頻率保持一致，輸出的正弦波幅值和相位可以根據需要進行調節；而輸出的三角載波頻率、幅值和相位則保持不變。

　　UPFC控制器IP核主要基于Avalon總線接口，其結構如圖1所示。它有7種輸入信號和2組輸出信號。其中輸入信號分別為時鐘信號clk、低有效復位信號reset_n、地址信號address、高有效寫信號write、32位的數據信號writedata[31..0]、同步信號load、激勵信號multi_freq等；輸出信號主要是三路相位分別相差2π／3的正弦波(sin_a，sin_b，sin_c)和1路三角載波(tri_out)。
 

　　2 IP核結構

　　UPFC控制器的IP核主要由以下6個模塊構成：設置正弦波幅值和相位模塊，正弦波尋址模塊，正弦波數據查找模塊，正弦幅值計算模塊，三角波尋址模塊和三角波數據查找模塊。圖2是利用uartus工具對其進行綜合后的RTL整體結構圖。
 

　　由于正弦波和三角波都是通過查找預先存儲在ROM表中的數據來實現相應的波形；唯一不同的是正弦波的頻率跟電網頻率保持一致，幅值和相位可以根據需要進行調節，而三角載波的頻率、幅值和相位保持不變。鑒于實現三角波形相對簡單。下面主要闡述正弦波尋址模塊、正弦波數據查找模塊和正弦幅值計算模塊的實現方法。

　　2.1 正弦波幅值和相位模塊

　　UPFC控制器IP核含有相位寄存器、幅值寄存器以及3個相位偏移參數。其中相位寄存器主要用于保存設置的初始相位值，它的實際變化范圍為0～719。幅值寄存器則用于保存設置幅值相對于存儲波形幅值的變化量，它的變化范圍為0～64。相位偏移參數是指某一路正弦波在初始相位為0時，相對標準正弦波的相位偏移量，流量通常是個常量，分別為0、2π／3、4π／3。

　　2.2 正弦波尋址模塊

　　要使輸出的正弦波的頻率跟電網頻率fe保持一致，可通過鎖相環PLL把電網頻率fe倍頻720倍后作為正弦波輸出的激勵信號feq。雖然Altera的Cyclone系列也帶有PLL，但是它的PLL功能非常有限。由于它只能對固定頻率信號進行一定的倍頻，而不能對變化的頻率信號在一定范圍內任意倍頻。所以必須用模擬鎖相環PLL把電網頻率fe倍頻后作為UPFC控制器IP核的multi_freq輸入信號。當電網頻率fe的第一個上升沿到來時，load為高電平，此后UPFC控制器IP核開始計算正弦波的地址。正弦波的地址等于電網頻率fe個數的累加值與相位寄存器、相位偏移參數之和。下面為其實現的偽代碼：
 

　　2.3 正弦波數據查找模塊

　　正弦波數據查找模塊由正弦信號發生器和正弦數據存儲器ROM構成。構成ROM的初始化數據文件有兩種格式：Memory Initialization File(.mif)和Hexadecimal (Intel-Formal)File (.hex)，應用時可選其中任意一種。但設計之前必須考慮所用FPGA片上ROM的大小，同時也要考慮輸出數據的分辨率。因為UPFC控制器IP核的地址變化范圍為0～719，輸出的波形數據是16位，所以正弦數據ROM應由720個16位數據構成。

　　為了輸出數據的分辨率，同時也為了能使正弦波的幅值得到調整，必須預先存儲一組合適的正弦波形數據。選取的正弦波形函數為：

　　f(x)=1023×[sin(πx／360)+1]／2

　　正弦波的數值可在0～1023中變化。在設計正弦信號發生器時，可以利用Quartus提供的MegaWizard。Plug -In Manage工具提供的LPM_ROM來定制正弦信號數據ROM宏功能塊，然后將其在上層文件中實例化。
 

　　2.4 正弦波幅值計算模塊

　　由于定制的正弦數據存儲器ROM的最大數據是1023，即只占用了10位數據寬度，還有6位數據寬度用于調節正弦波形的幅值。正弦波形的幅值最大調節量是其選擇波形的64倍。實際上，輸出正弦波形的數據等于查找到的正弦信號數據與幅值寄存器的乘積。雖然Verilog語言提供了乘法功能，但是它在有的綜合器中是不能被綜合的，所以必須自己設計一個乘法器。該乘法器同樣可以利用MegaWizard Plug-In Manage工具提供的LPM_MULT來定制一個16×16的乘法器。

　　3 系統驗證

　　使用Quartus5.1對UPFC控制器IP核的Verilog程序進行綜合時，可選用Altera公司的CycloneIIEP2C35評估板。該板有33216個邏輯單元，105個M4k存儲模塊，35個18×18乘法單元，4個PLL和475個I／O腳。UPFC控制器IP核在Quartus 中編譯通過，即可利用波形編輯器對其進行功能仿真。圖3是其功能仿真波形。實際上，Quartus提供有嵌入式邏輯分析儀SignalTap II，可以對輸出信號進行實時測試。在實際監測中，通過SignalTap II可將測得的樣本信號暫存于目標器件的嵌入式RAM中，然后通過器件的JTAG端口和USB Blaster下載線將采得的信息傳出，并送入主機進行分析。圖4為UPFC控制器IP核輸出的實際波形圖。

　　4 結束語

　　本UPFC控制器IP能使輸出正弦波頻率跟電網頻率保持一致，且輸出正弦波的幅值和相位可根據需要進行調節；輸出的三角載波的頻率、幅值和相位保持不變。同時，將UPFC控制器IP核和Nios II相結合還可提高系統的抗干擾能力。